【正文】 Key words: Thermocouple。例如：在冶金工業(yè)、化工生產(chǎn)、電力工程、造紙行業(yè)、機(jī)械制造和食品加工等諸多領(lǐng)域中，人們都需要對(duì)各類加熱爐、熱處理爐、反應(yīng)爐和鍋爐中的溫度進(jìn)行檢測(cè)和控制。 隨著科學(xué)技術(shù)的發(fā)展， 出現(xiàn)了能夠?qū)Χ帱c(diǎn)溫度進(jìn)行巡回定點(diǎn)檢測(cè)并顯示的溫度巡檢儀。 研究意義 溫度巡檢儀的出現(xiàn)和發(fā)展順應(yīng)了時(shí)代和工業(yè)發(fā)展的趨勢(shì)。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書 (畢業(yè)論文 ) 3 第二章 EDA 技術(shù)介紹 電子設(shè)計(jì)自動(dòng)化 （ EDA） 技術(shù)概述 電子設(shè)計(jì)自動(dòng)化 （ EDA） 技術(shù) EDA 是電子設(shè)計(jì)自動(dòng)化 (Electronic Design Automation)的英文縮寫 ， 是 20 世紀(jì) 90年代初從 CAD(計(jì)算機(jī)輔助設(shè)計(jì) )、 CAM(計(jì)算機(jī)輔助制造 )、 CAT(計(jì)算機(jī)輔助測(cè)試 )和CAE(計(jì)算機(jī)輔助工程 )的概念發(fā)展而來(lái)的。 第二階段從 70 年代開始 ， 隨著產(chǎn)業(yè)發(fā)展的迫切需要 ， 除了將 CAD 用于電路繪圖外 ，又增加了電路功能設(shè)計(jì)和結(jié)構(gòu)設(shè)計(jì) ， 通過網(wǎng)絡(luò)表將兩者結(jié)合在一起。運(yùn)用 EDA技術(shù)設(shè)計(jì)并生產(chǎn)出了許多可編程半導(dǎo)體芯片。這就給 EDA 技術(shù)提出了新的挑戰(zhàn) ， 從而又大大地促進(jìn)了 EDA 技術(shù)的發(fā)展 ， 產(chǎn)生了許多規(guī)模較大 的 EDA 工具軟件系統(tǒng) ， 如 Cadence、 Synopsys 以及我國(guó)的熊貓系統(tǒng)等。 EDA 技術(shù)中最為矚目的和最具現(xiàn)代電子設(shè)計(jì)技術(shù)特征的功能就是日益強(qiáng)大的仿真測(cè)試技術(shù)。而利用計(jì)算機(jī)進(jìn)行的單片機(jī)系統(tǒng)的開發(fā)，主要是軟件開發(fā)，在這個(gè)過程中只需程序編譯器就可以 了，綜合器和適配器是沒有必要的，其仿真過程是局部的且比較簡(jiǎn)單。 （ 1）按邏輯功能塊的大小分 FPGA 的基本邏輯機(jī)構(gòu)單元是可編程邏輯塊，按照邏輯功能塊的大小 不同，可將FPGA 分為細(xì)粒度機(jī)構(gòu)和粗粒度機(jī)構(gòu)兩類。它由三種可編程單元和一個(gè)用于存放編程數(shù)據(jù)的靜態(tài)存儲(chǔ)器組成。 （ 2）每個(gè) CLB 中都包含組合邏輯電路和存儲(chǔ)電路（觸發(fā)器）兩部分，可以設(shè)置成規(guī)模不大的組合邏輯電路或時(shí)序邏輯電路。 （ 2）由于 FPGA 中的編程數(shù)據(jù)存儲(chǔ)器是一個(gè)靜態(tài)隨即存儲(chǔ)器，斷電時(shí)數(shù)據(jù)將隨之丟失，因此，每次開始工作時(shí)都要重新安裝編程數(shù)據(jù)，并需要配備保存變成數(shù)據(jù)的EPROM。 原 理 圖 / H D L 文 本 編 輯綜 合F P G A / C P L D適 配時(shí) 序 仿 真F P G A / C P L D編 程 下 載F P G A / C P L D器 件 和 電 路 系統(tǒng) 圖 應(yīng)用 于 FPGA/CPLD 的 EDA 開發(fā)流程 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書 (畢業(yè)論文 ) 6 設(shè)計(jì)輸入 將電路系統(tǒng)以一定表達(dá)方式輸入計(jì)算機(jī)，是在 EDA 軟件平臺(tái)上對(duì) FPGA/CPLD 開發(fā)的最初步驟。原理圖由邏輯器件（符號(hào)）和連接線構(gòu)成，圖中的邏輯器件可以是 EDA 軟件庫(kù)中預(yù)制的功能模塊，如與門、或門、非門、觸發(fā)器以及各種 74 系列 器件功能的宏功能塊，甚至還有一些類似于 IP 的功能塊。 2． HDL 文本輸入 這種方式與傳統(tǒng)的計(jì) 算機(jī)然間語(yǔ)言編譯輸入基本一致。利用 HDL 綜合器對(duì)設(shè)計(jì)進(jìn)行綜合是十分重要的一部，因?yàn)榫C合過程將把軟件設(shè)計(jì)的 HDL 描述與硬件結(jié)構(gòu)掛鉤，是將然間轉(zhuǎn)化為硬件電路的關(guān)鍵步驟，是文字描述與硬件實(shí)現(xiàn)的一座橋梁。適配所選定的目標(biāo)器件必須屬于原綜合器指定的目標(biāo)器件系列。仿真就是讓計(jì)算機(jī)根據(jù)一定的算法和一定的仿真庫(kù)對(duì) EDA 設(shè)計(jì)進(jìn)行模擬，以驗(yàn)證設(shè)計(jì)，排除錯(cuò)誤。 編程下載 把適配后生成的文件或配置文件，通過編程器或編程電纜向 FPGA 或 CPLD 下載，以便進(jìn)行硬件調(diào)試和驗(yàn)證。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書 (畢業(yè)論文 ) 8 硬件測(cè)試 最后是將含有載入了設(shè)計(jì)的 FPGA 或 CPLD 的硬件系統(tǒng)進(jìn)行統(tǒng)一測(cè)試，以便最終驗(yàn)證設(shè)計(jì)項(xiàng)目在目標(biāo)系統(tǒng)上的設(shè)計(jì)工作情況，以排除錯(cuò)誤，改進(jìn)設(shè)計(jì)。此后 ， VHDL在電子設(shè)計(jì)領(lǐng)域受到了廣泛的接受 ， 并逐步取代了原有的非標(biāo)準(zhǔn) HDL。 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書 (畢業(yè)論文 ) 9 第三章 溫度巡檢儀總體方案設(shè)計(jì) 基于單片機(jī)的溫度巡檢儀 方案一： 根據(jù)目前智能儀表的一般特點(diǎn) ， 系統(tǒng)的原理結(jié)構(gòu)框圖如圖 所示。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書 (畢業(yè)論文 ) 10 1 2 M 晶 振A T 8 9 C 2 0 5 1D S 1 8 B 2 0復(fù) 位 電 路數(shù) 碼 管 顯 示D S 1 8 B 2 0報(bào) 警 電 路V c c4 . 7 k1 N 圖 多點(diǎn)溫度巡檢系統(tǒng) 測(cè)溫部分的電路 比較 簡(jiǎn)單 ， 溫度信號(hào)由數(shù)字溫度傳感器 DS18B20 采集 ， 在其內(nèi)部直接完成 A/D 轉(zhuǎn)換 ， 通過單總線輸出數(shù)字信號(hào)送入 AT89C2051 進(jìn)行處理。為保證在有效的 DS18B20 時(shí)鐘周期內(nèi)提供足夠的電流 ， 在電源線與信號(hào)線之間加上一個(gè) 的上拉電阻。用同樣的方法讀取序列號(hào)的 56 位。 方案一： 如圖 所示 ，此總體方案基于 LPM_ROM 設(shè)計(jì)而成。 方案二： 如圖 所示 ，此總體方案主要基于 MAX6675 芯片設(shè)計(jì)而成。 常用熱電偶可分為標(biāo)準(zhǔn)熱電偶和非標(biāo)準(zhǔn)熱電偶兩大類。 為了保證熱電偶可靠、穩(wěn)定地 工作，對(duì)它的結(jié)構(gòu)要求如下： （ 1） 組成熱電偶的兩個(gè)熱電極的焊接必須牢固； （ 2） 兩個(gè)熱電極彼此之間應(yīng)很好地絕緣，以防短路； （ 3） 補(bǔ)償導(dǎo)線與熱電偶自由端的連接要方便可靠； （ 4） 保護(hù)套管應(yīng)能保證熱電極與有害介質(zhì)充分隔離 ； 將熱電偶應(yīng)用在基于 FPGA 系統(tǒng)領(lǐng)域時(shí)，卻存在著以下幾方面的問題 ： （ 1） 非線性：熱電偶輸出熱電勢(shì)與溫度之間的關(guān)系為非線性關(guān)系，因此在應(yīng)用時(shí)必須進(jìn)行線性化處理。 在熱電偶回路中接入第三種金屬材料時(shí)，只要該材料兩個(gè)節(jié)點(diǎn)的溫度相同，熱電偶所產(chǎn)生的熱電勢(shì)將保持不便，即不受第三種金屬接入回路中的影響。 K 型熱電偶具有復(fù)現(xiàn)性好，產(chǎn)生的熱電 勢(shì)大，而且線性好，價(jià)格便宜等優(yōu)點(diǎn)；雖然測(cè)量精度偏低，但完全能滿足一般工業(yè)測(cè)量要求。其真值表見表 。 如圖 所示： 圖 顯示電路 4. 測(cè)量放大電路 此 方案 采用高共模抑制比差動(dòng)放大電路對(duì)熱電 偶輸出毫伏信號(hào)進(jìn)行放大 。圖中 A1 和A2 是差模輸入和差模輸出的交叉耦合前置放大器。 5． A/D 轉(zhuǎn)換芯片 ADC0809 （ 1） 主要特性 ： 1） 8 路 8 位 A／ D 轉(zhuǎn)換器，即分辨率 8 位。 （ 2） ADC0809 的外部結(jié)構(gòu)， 如圖 所示： 圖 ADC0809 的外部結(jié)構(gòu) 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書 (畢業(yè)論文 ) 17 ADC0809 芯片有 28 條引腳，采用雙列直插式封裝 。 ALE： 地址鎖存允許信號(hào)，輸入，高電平有效。當(dāng) A/D 轉(zhuǎn)換結(jié)束時(shí)，此端輸 入一個(gè)高電平，才能打開輸 出三態(tài)門，輸出數(shù)字量。 Vcc：電源，單一＋ 5V。多路開關(guān)可選通 8 個(gè)模擬通道，允許 8 路模擬量分時(shí)輸入，共用 A/D 轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換。 START 上升沿將逐次逼近寄存器復(fù)位。 6．冷 端 溫度補(bǔ)償 冷端溫度補(bǔ)償采用 電橋補(bǔ)償 電路。電 橋由支流穩(wěn)壓電源供電。如果設(shè)計(jì)的E1 和 E2數(shù)值相等極性相反， 則迭加后互相抵消，因此起到冷端溫度變化自動(dòng)補(bǔ)償?shù)淖饔?。每個(gè) FLEX10K 器件都包含一個(gè)嵌入式陣列，它為設(shè)計(jì)者提供了有效的嵌入式門陣列和靈活的可編程邏輯。所有這些特點(diǎn)使得 FLEX10K器件成為替代傳統(tǒng)專用門陣列的理想選擇。 4）靈活的內(nèi)部連接：快速通道連續(xù)式布線結(jié)構(gòu)帶來(lái)快速可測(cè)試的連線延時(shí)；具有可以用來(lái)實(shí)現(xiàn)快速加法器、計(jì)數(shù)器和比較器的專用進(jìn)位鏈；具有實(shí)現(xiàn)高速、多輸入邏輯函數(shù)的專用級(jí)聯(lián)鏈；模仿三態(tài)功能可以實(shí)現(xiàn)內(nèi)部三態(tài)總線；多達(dá) 6 個(gè)全局時(shí)鐘信號(hào)和4 個(gè)全局清除型號(hào)。 Yout 為被選通熱電偶輸出。 yout: OUT STD_LOGIC)。 ELSIF(sel=10)THEN yout=din(2)。 END if_m4arch。 時(shí)序圖中， START 為 轉(zhuǎn)換啟動(dòng)控制信號(hào)高電平有效； ALE 為模擬信號(hào)輸入選通端口地址鎖存信號(hào)，上升沿有效；一旦 START 有效后，狀態(tài)信號(hào) EOC 即變?yōu)榈碗娖剑硎具M(jìn)入轉(zhuǎn)換狀態(tài)，轉(zhuǎn)換時(shí)間約為 100us。在狀態(tài) st3，有狀態(tài)機(jī)向 0809 發(fā)出轉(zhuǎn)換好的 8 位數(shù)據(jù)輸出允許命令，這一狀態(tài)周期同時(shí)可作為數(shù)據(jù)輸出穩(wěn)定周期，以便能在下一狀態(tài)中向鎖存器中鎖入可考的數(shù)據(jù)。最后被啟動(dòng)的是鎖存器進(jìn)程，它是在狀態(tài)機(jī)進(jìn)入狀態(tài) st4 后才被啟動(dòng)的，即此時(shí) LOCK 長(zhǎng)生了一個(gè)上升沿信號(hào)，從而啟動(dòng)進(jìn)程 LATCH1，將 0809 在本采樣周期輸出的 8 位數(shù)據(jù)鎖存到寄存器中，以便外部電路能從 Q 端讀出穩(wěn)定正確的數(shù)據(jù)。 USE 。 ALE:OUT STD_LOGIC。 LOCK0:OUT STD_LOGIC。 SIGNAL current_state,next_state:states:=st0。139。039。039。 WHEN st1=ALE=39。LOCK=39。 next_state=st2。039。039。 ELSE next_state=st2。START=39。OE=39。039。139。 WHEN OTHERS=next_state=st0。EVENT AND CLK=39。 END PROCESS REG。EVENT THEN REGL=D。 3． LPM_ROM 設(shè)計(jì) 在設(shè)計(jì)之前，需對(duì)數(shù)據(jù)進(jìn)行存儲(chǔ)，所以必須先進(jìn)行 ROM 的設(shè)計(jì)。 圖 Mega Wizard PlugIn Manager 初始對(duì)話框 單擊 Next 按鈕后， 長(zhǎng) 生如圖 所示 的對(duì)話框 ，在左欄選擇 Storage 項(xiàng)下的內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書 (畢業(yè)論文 ) 26 LPM_ROM，在選擇相應(yīng)芯片和 VHDL 語(yǔ)言式；最后輸入 ROM 文件存放的 路徑和文件名 ，單擊 Next 按鈕。在“ File name”欄填入 。因此，能直接驅(qū)動(dòng)數(shù)字顯示器，或者能與顯示器配合起來(lái)使用。 共陰極接地要求譯碼器輸出高電平驅(qū)動(dòng)數(shù)碼管發(fā)亮，而共陽(yáng)極接地要求譯碼器輸出為低電平驅(qū)動(dòng)數(shù)碼管發(fā)亮。 LED7S： OUT _STD_LOGIC_VECTOR(6 DOWNTO 0))。 WHEN0010=LED7S=0100100。 WHEN0110=LED7S=0000010。 WHEN OTHERS=NULL。 A 為四比特的 BCD 碼輸入， LED7S 為輸出，寬度為七位，即要送到 LED 管顯示用的七段碼，即 a、 b、 c、 d、 e、 f和 g。連接結(jié)果 如圖 所示： 圖 ROM 與七段譯碼顯示模塊連接圖 （ 2） 將相應(yīng)管腳分別加載到 Waveform Editor 中，并設(shè)置時(shí)鐘信號(hào)和輸入數(shù)值。 1．集成芯片 MAX6675 MAX6675 是美國(guó) MAXIM 公司生產(chǎn)的帶有冷端溫度補(bǔ)償、線性校正、熱電偶斷線檢測(cè)等功能的 K 型熱電偶測(cè)量轉(zhuǎn)換電路 ， 其輸出 12 位二進(jìn)制數(shù)字量。延時(shí)過后則高位LED7S1 輸出為“ 40”，即“ 0010000”，經(jīng)查表顯示相應(yīng)數(shù)值為“ 0”； LED7S2 輸出為“ 40”，即“ 0010000”，經(jīng)查表顯示相應(yīng)數(shù)值為“ 0”； LED7S3 輸出為“ 24”，即“ 0100100”， 經(jīng)查表顯示相應(yīng)數(shù)值為“ 2”；低位 LED7S4 輸出“ 30”，即“ 0110000”，經(jīng)查表顯示相應(yīng)數(shù)值為“ 3”。 （ 1）將 ROM 模塊與顯示模塊連接。 END PROCESS。 WHEN1000=LED7S=0000000。 WHEN0100=LED7S=0011001。 ARCHITECTURE one OF led7sIS BEGIN PROCESS(A) BEGIN CASE A (3 DOWNTO 0) IS WHEN0000=LED7S=1000000。 USE 。 七段顯示譯碼器是最為常見的顯示譯碼器，它可用于直接驅(qū)動(dòng)七段數(shù)碼管。最后點(diǎn)擊 Finish按鈕完成定制。 在 如圖 所示 的對(duì)話框中選擇地址線位寬和 ROM 中數(shù)據(jù)線分別為 8 和 12；選擇地址鎖存控制信號(hào) inclock。設(shè)計(jì)步驟如下： （ 1）打開 Mega Wizard PlugIn Manager 初始對(duì)話框。 END PROCESS LATCH1。139。)THEN current_state=next_state。 END PROCESS COM。139。039。 next_state=st4。LOCK=39。 WHEN st3=ALE=39。039。039。039。OE=39。START=39。039。039。LOCK0=LOCK。 SIGNAL LOCK:STD_LOGIC。 END adc。 OE:OU