【正文】 相位累加器 A 波形存儲器 A 頻偏控制字fk? 39。為了使頻率可實現(xiàn) 1Hz的步進，即頻率最小分辨率可達 1Hz， min 1f ? 。因此上式得到的輸出波形與鍵盤輸入波形還是有一定的誤差。 第 8 頁 共 30 頁 頻率控制字（ FSW）位數(shù) 合成波最高頻率 0f 的確定 根據 Nyquist采樣定理，每周期最少有兩個采樣點，便可以還原出數(shù)字信號的波形，所以最高輸出頻率為 2 sf 。 因此當 cf 為 35MHz時，從 DDS出來的合成波頻率可以達到 350KHz。 /2n 兩相正弦波相位之差是靠鍵盤預置和步進的方法來實現(xiàn)的，移相最大精度與 第 9 頁 共 30 頁 波形表地址精度有關。的要求有 176。這樣步進可以精確到 1176。 與普通 8051 不同之處主要有： 第 10 頁 共 30 頁 8051 是以網表文件的方式存在的，只有通過編譯綜合，并載入 FPGA 中才以硬件的方式工作，而普通 8051 總是以硬件方式存在的； 8051 無內部 ROM 和 RAM，所有程序 ROM 和內部 RAM 都必須外接。本設計中使用的 4*4 鍵盤就必須用到雙向口。該元件可以與其他不同語言表述的元件一同綜合與編譯。設置的 ROM 容量是 4K 字節(jié)，對于一般的應用足夠了。設置的 LPM_RAM 容量是 256 字節(jié)。圖 9 是 8051 單片機的下載界面。在單片機程序編譯環(huán)境KEIL2 中修改程序 main. c，編譯，并用“ Tools”菜單中的工具： InSystem Memory Content Editor，下載編譯代碼： ，如圖 11。 獲取正弦波形數(shù)據的方法有好幾種，這里我將介紹一種用 Excel 來生成波形數(shù)據的方法。然后在 A2格輸出公式 “=sin((A1/256)*2* ) ”，再利用下拉單元格的方式，得到各個地址單元所對應得正弦函數(shù)值。添加語法文本可輸入“ =A1”、“ =amp。 第 13 頁 共 30 頁 圖 12 ROM中的波形數(shù)據 模塊頂層電路設計 采用 FPGA 設計可以方便的輸出三路正弦波信號，而不必增加外圍硬件電路。 調頻信號產生模塊 設計 附錄 4 給出了 DDS 調頻信號發(fā)生器核心單元的 FPGA 電路設計圖。頻率控制字 FSW經累加器輸出累加相位DOUT[7..0]作為調制信號查找表的地址，波形數(shù)據 q[7..0]、 dataa[3..0]和 B[7..0]經過數(shù)值變換后輸出調頻控制字 K[7..0]。硬件電路結構框圖在第二章圖 2 中已經給出，從圖中可知硬件電路是由 D/A 轉換電路、低通濾波電路、波形移位電路和電壓放大電路等四個模塊組成。 圖 13 D/A轉換電路 從 ROM里輸出的波形數(shù)據直接送給 D/A轉換器處理，將信號模擬化。其電路圖原理如圖 14 所示。 濾波器選用運放 OP37 構成。因此要想使輸出的電壓峰峰值在 10k的電阻上不小于 20V，就要加一電壓放大電路。 第 16 頁 共 30 頁 圖 15 波形移位和電壓放大電路原理圖 第七章 單片機程序設計 嵌在 FPGA中的 8051單片機主要控制頻率控制字與相位控制字的傳送、鍵盤掃描和人機界面的顯示，系統(tǒng)時鐘是 35M，由 PLL鎖相環(huán)提供。 圖 16 主程序流程圖 第 17 頁 共 30 頁 初始化后 lcd12864會顯示“歡迎使用”字樣，輸出波形頻率和兩相相位差分別為 2KHz和 0度。 按下鍵盤上的“調頻”鍵，進入調頻模式， lcd 上會顯示 “輸入頻率：”。相位最大允許輸入 3 位，輸入完畢后必須按下“確定”鍵輸出波形才會改變。從表中可知， 在 0度和 360度時相位誤差為 0，其它情況下差誤差在 %左右。輸出的頻率 0f 的誤差為 FSW 。由于我在 C程序里將頻率和相位控制字做了處理再串行輸出，使得誤差有所減小。綜合測試表明，本系統(tǒng)滿足賽題所有的要求。所以在這里，我要對 我的指導老師 —譚敏老師 表示我最由衷的感謝，感謝 譚敏 老師在我攻讀 學 士學位中對我所付出的一切心血。 老師 淵博的專業(yè)知識，嚴謹?shù)闹螌W態(tài)度，精益求精的工作作風，誨人不倦的高尚師德，嚴以律己、寬以待人的崇高風范，樸實無華、平易近人的人格魅力對我影響深遠。 sbit F_EN=P2^1。 sbit P_cx_data=P2^3。 第 25 頁 共 30 頁 uchar P_dispbuf[3]。 void P_chuan_chu(uint PHASE)。 uchar temp1=0,i=0。F_chuan_chu(2021)。FSW_mode()。 } } } void FSW_mode() { uchar temp2=0,i,flag。i++) F_dispbuf[i]=0。 while(1) { temp2=KeyScan()。flag=1。 case 1:Lcd_WriteData(F_dispbuf[1]+0x30)。 case 3:Lcd_WriteData(F_dispbuf[3]+0x30)。 } i++。clear_lcd(1)。break。 } temp=F_DATA*。break。 else if(F_DATA=1000amp。 display_pl()。flag=0。F_DATA10000) F_DATA=10。F_chuan_chu(temp)。i5。DisplayString(0,0,輸 入相位 : )。i3) { P_dispbuf[i]=temp3。break。break。i++) P_dispbuf[i]=0。DisplayString(2,0,歡迎使用 ! )。display_phase()。clear_lcd(1)。P_DATA++。 } else if(temp3==15)//自減 { flag=0。P_chuan_chu(temp)。 Lcd_WriteCmd(0x98+3)。DisplayString(5,3,度 )。DisplayString(0,2,頻率 : )。Lcd_WriteData(39。Lcd_WriteData(F_DATA%100/10+0x30)。)。Lcd_WriteData(39。amp。)。 Lcd_WriteData(39。H39。)。 Lcd_WriteData(F_DATA%100/10+0x30)。)。 } else if(F_DATA100) { Lcd_WriteData(F_DATA/10+0x30)。)。 } } void F_chuan_chu(uint FSW)// 頻率 { uchar i。i++) { F_cx_data=(bit)(FSWamp。 F_CLK=1。F_EN=0。i8。 Delay(2)。//Delay(2)。 ENTITY ADDER28B IS PORT( A: IN STD_LOGIC_VECTOR(27 DOWNTO 0)。 ARCHITECTURE behav OF ADDER28B IS BEGIN S= A + B 。 ENTITY reg1to16 IS PORT(D_IN,EN:IN STD_LOGIC。 ARCHITECTURE behav OF reg1to16 IS SIGNAL Q:STD_LOGIC_VECTOR(15 DOWNTO 0)。139。 END IF。)THEN W=Q。) THEN NULL。 END behav。 END PROCESS P2。 elsif (EN=39。 P2:PROCESS(EN)使能信號 BEGIN IF (EN =39。 FOR I IN 1 TO 15 LOOP循環(huán) 第 30 頁 共 30 頁 Q(I)=Q(I1)。 BEGIN P1: PROCESS(CLK) BEGIN IF CLK39。 D_OUT:OUT STD_LOGIC_VECTOR(15 DOWNTO 0))。 串轉并模塊 LIBRARY IEEE。 S: OUT STD_LOGIC_VECTOR(27 DOWNTO 0))。 USE 。 PHASE=1。0x80)。 P_EN=0。 } F_EN=1。 F_CLK=0。 for(i=0。z39。Lcd_WriteData(39。z39。Lcd_WriteData(39。amp。Lcd_WriteData(39。)。 Lcd_WriteData(F_DATA%100/10+0x30)。Lcd_WriteData(39。)。H39。 Lcd_WriteData(39。)。//確定數(shù)據顯示的坐標 if(F_DATA=10000) { Lcd_WriteData(F_DATA/10000+0x30)。clear_lcd(1)。Lcd_WriteData(P_DATA%100/10+0x30)。clear_lcd(3)。display_phase()。//temp=P_DATA*。break。P_chuan_chu(temp)。 }//退出鍵 else if(temp3==11) { if(flag==1) {flag=0。 }//清零 else if(temp3==10) { clear_lcd(0)。 } //if(temp==10) { for(i=0。break。 switch(i) { case 0:Lcd_WriteCmd(0x90)。 if(temp310amp。i=0。 uint temp。 display_pl()。 else if(F_DATA=1000amp。F_chuan_chu(temp)。F_DATA10000) F_DATA+=10。flag=0。clear_lcd(0)。 F_DATA=F_dispbuf[0]*10000+F_dispbuf[1]*1000+F_dispbuf[2]*100+F_dispbuf[3]*10+F_dispbuf[4]。clear_lcd(1)。i5。 case 4:Lcd_WriteData(F_dispbuf[4]+0x30)。 case 2:Lcd_WriteData(F_dispbuf[2]+0x30)。Lcd_WriteData(F_dispbuf[0]+0x30)。amp。 clear_lcd(0)。 for(i=0。clear_lcd(1)。 if(temp1==12) //頻率控制字 { flag=1。 DisplayString(2,0,歡迎使用 ! )。 void display_phase()。 void PHASE_mode()。 uint P_DATA。 sbit P_CLK=P2^4。 四年的讀書生活在這個季節(jié)即將劃上一個句號，而于我的人生卻只是一個逗號，我將面對又一次征程的開始。譚敏 老師身上的責任和熱情深深 地 感染 了 我，并讓我為之動容。 參考文獻 [1] 基于數(shù)字波形合成的三相正弦信號源設計與理論研究 [D]， 論文編碼 189784，23； [2] 戴 檸 .陳一饒 . DDS 信號源的研制 [J]. 儀器儀表學報 .1996,17(1):2428； [3] 基于 FPGA 的雙路可移相任意波形發(fā)生器 [J]，李航、曲永志、雷霆，武漢理工大學自動化學院， 25； [4] 基于 FPGA 的 DDS 調頻信號的研究與實現(xiàn) [J]，石偉，宋躍，李琳，湖南科技大學，中圖分類號： TP274； TM935， 34； [5] 8051 中文資料 [Z]，杭州康芯電子有限公司； [6] EDA/SOPC 技術實驗講義 [