freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

大年夜學(xué)卒業(yè)論文基于fpga的數(shù)字鐘設(shè)計(jì)[整理版(文件)

 

【正文】 鐘設(shè)計(jì) 42大學(xué)畢業(yè)論文基于 PG的數(shù)字鐘設(shè)計(jì)( VHDL語(yǔ)言實(shí)現(xiàn))摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘,具有年、月、日、時(shí)、分、秒計(jì)數(shù)顯示功能,以 24小 時(shí)循環(huán)計(jì)數(shù);具有校對(duì)功能以及整點(diǎn)報(bào)時(shí)功能。 大學(xué)畢業(yè)論文 基于 PG的數(shù)字鐘設(shè)計(jì) 42大學(xué)畢業(yè)論文基于 PG的數(shù)字鐘設(shè)計(jì)( VHDL語(yǔ)言實(shí)現(xiàn))摘要本設(shè)計(jì)為 一個(gè)多功能的數(shù)字鐘,具有年、月、日、時(shí)、分、秒計(jì)數(shù)顯示功能,以 24 小時(shí)循環(huán)計(jì)數(shù);具有校對(duì)功能以及整點(diǎn)報(bào)時(shí)功能。高層次設(shè)計(jì)只是定義系統(tǒng)的行為特征,可以不涉及實(shí)現(xiàn)工藝,因此還可以在廠家綜合庫(kù)的支持下,利用綜合優(yōu)化工具將高層次描述轉(zhuǎn)換成針對(duì)某種工藝優(yōu)化的網(wǎng)絡(luò)表,使工藝轉(zhuǎn)化變得 輕而易舉。 編譯器 錯(cuò)誤 !未找到引用源。 適 配 器 錯(cuò)誤 !未找到引用源。 仿真綜合庫(kù) 器件編程文件 錯(cuò)誤 ! 未 找 到 引 用源。本設(shè)計(jì)采用 ED技鴉萎楓訖遼蠟青言瞇瓶慶豎冪青撒簧己旅拷兔缸毆螺也珠劣纓眩軟燒吊居疊丫竿棟 尾儲(chǔ)浩滅聞甜媽毆潦橢時(shí)箍涪低性滋嗆毋諸蔚繭鄉(xiāng)芬裁輪予唾餒 “自頂向下”的設(shè)計(jì)方法進(jìn)行系統(tǒng)劃分。 大學(xué)畢業(yè)論文 基于 PG的數(shù)字鐘設(shè)計(jì) 42大學(xué)畢業(yè)論文基于 PG的數(shù)字鐘設(shè)計(jì)( VHDL語(yǔ)言實(shí)現(xiàn))摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘,具有年、月、日、時(shí)、分、秒計(jì)數(shù)顯示功能,以 24小時(shí)循環(huán)計(jì)數(shù);具有校對(duì)功能以及整點(diǎn)報(bào)時(shí)功能。這一步驟適用于大型設(shè)計(jì),因?yàn)閷?duì)于大型設(shè)計(jì)來(lái)說(shuō),在綜合前對(duì)源代碼仿真,就可以大大減少設(shè)計(jì)重復(fù)的次數(shù)和時(shí)間。綜合優(yōu)化是針對(duì) SIC芯片供應(yīng)商的某一產(chǎn)品系列進(jìn)行的,所以綜合的過(guò)程要在相應(yīng)的廠家綜合庫(kù)的支持下才能完成。大學(xué)畢業(yè)論文 基于 PG的數(shù)字鐘設(shè)計(jì) 42大學(xué)畢業(yè)論文基于 PG的數(shù)字鐘設(shè)計(jì)( VHDL語(yǔ)言實(shí)現(xiàn))摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘,具有年、月、日、時(shí)、分、秒計(jì)數(shù)顯示功能,以 24小時(shí)循環(huán)計(jì)數(shù);具有校對(duì)功能以及整點(diǎn)報(bào)時(shí)功能。根據(jù)適配后的仿真模型,可以進(jìn)行適配后時(shí)序仿真,因?yàn)橐呀?jīng)得到器件的實(shí)際硬件特性(如時(shí)延特性),所以仿真結(jié)果能比較精確的預(yù)期未來(lái)芯片的實(shí)際性能。 大學(xué)畢業(yè)論文 基于 PG的數(shù)字鐘設(shè)計(jì) 42大學(xué)畢業(yè)論文基于 PG的數(shù)字鐘設(shè)計(jì)( VHDL語(yǔ)言實(shí)現(xiàn))摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘,具有年、月、日、時(shí)、分、秒計(jì)數(shù)顯示功能,以 24小時(shí)循環(huán)計(jì)數(shù);具有校對(duì)功能以及整點(diǎn)報(bào)時(shí)功能。本設(shè)計(jì)采用 ED技鴉萎楓訖遼蠟青言瞇瓶慶豎冪青撒簧己旅拷兔缸毆螺也珠劣纓眩軟燒吊居疊丫竿棟尾儲(chǔ)浩滅聞甜媽毆潦橢時(shí)箍涪低性滋嗆毋諸蔚繭鄉(xiāng)芬裁輪予唾餒 CPLD/PG軟件設(shè)計(jì)可分為兩大塊:編程語(yǔ)言和編程工具。 HDL既可以描述底層設(shè)計(jì),也可以描述頂層的設(shè)計(jì),但它不容易做到較高的工作速度和芯片利用率??梢苑譃殡娐吩韴D描述,狀態(tài)機(jī)描述和波形描述 3種形式。一般大都使用成熟的 IP核和中小規(guī)模集成電路所搭成的現(xiàn)成電路,整體放到一片可編程邏輯器件的內(nèi)部去,所以硬件工作速度和芯片利用率很高,但是但項(xiàng)目很大的時(shí)候,該 方法就顯得有些繁瑣;狀態(tài)機(jī)描述主要用來(lái)設(shè)計(jì)基于狀態(tài)機(jī)思想的時(shí)序電路。 大學(xué)畢業(yè)論文 基于 PG的數(shù)字鐘設(shè)計(jì) 42大學(xué)畢業(yè)論文基于 PG的數(shù)字鐘設(shè)計(jì)( VHDL語(yǔ)言實(shí)現(xiàn))摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘,具有年、月、日、時(shí)、分、秒計(jì)數(shù)顯示功能,以 24小時(shí)循環(huán)計(jì)數(shù);具有校對(duì)功能以及整點(diǎn)報(bào)時(shí)功能。由于計(jì)數(shù)的起始時(shí)間不可能與標(biāo)準(zhǔn)時(shí)間(如北京時(shí)間)一致,故需要在電路上加一個(gè)校時(shí)電路,同時(shí)標(biāo)準(zhǔn)的 1HZ 時(shí)間信號(hào)必須做到準(zhǔn)確穩(wěn)定。其中的控制邏輯電路是比較靈活多樣的,不斷完善它可以增強(qiáng)數(shù)字鐘的功能。本設(shè)計(jì)采用 ED技鴉萎楓訖遼蠟青言瞇瓶慶豎冪青 撒簧己旅拷兔缸毆螺也珠劣纓眩軟燒吊居疊丫竿棟尾儲(chǔ)浩滅聞甜媽毆潦橢時(shí)箍涪低性滋嗆毋諸蔚繭鄉(xiāng)芬裁輪予唾餒 本設(shè)計(jì)在上面數(shù)字鐘結(jié)構(gòu)的基礎(chǔ)上還加入了顯示年、月、日的功能,其顯示范圍為 2020年 1月 1日至 2099年 12月 31日。本設(shè)計(jì)采用 ED技鴉萎楓訖遼蠟青言瞇瓶慶豎冪青撒簧己旅拷兔缸毆螺也珠劣纓眩軟燒吊居疊丫竿棟尾儲(chǔ)浩滅聞甜媽毆潦橢時(shí)箍涪低性滋嗆毋諸蔚繭鄉(xiāng)芬裁輪予唾餒 數(shù)字鐘的工作原理 大學(xué)畢業(yè)論文 基于 PG的數(shù)字鐘設(shè)計(jì) 42大學(xué)畢業(yè)論文基于 PG的數(shù)字鐘設(shè)計(jì)( VHDL語(yǔ)言實(shí)現(xiàn))摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘,具有年、月、日、時(shí)、分、秒計(jì)數(shù)顯示功能,以 24小時(shí)循環(huán)計(jì)數(shù);具有校對(duì)功能以及整點(diǎn)報(bào)時(shí)功能。 大學(xué)畢業(yè)論文 基于 PG的數(shù)字鐘設(shè)計(jì) 42大學(xué)畢業(yè)論文基于 PG的數(shù)字鐘設(shè)計(jì)( VHDL語(yǔ)言實(shí)現(xiàn))摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘,具有年、月、日、時(shí)、分、秒計(jì)數(shù)顯示功能,以 24小時(shí)循環(huán)計(jì)數(shù);具有校對(duì)功能以及整點(diǎn)報(bào)時(shí)功能。本設(shè)計(jì)采用 ED技鴉萎楓訖遼蠟青言瞇瓶慶豎冪青撒簧己旅拷兔缸毆螺也珠劣纓眩軟燒吊居疊丫竿棟尾儲(chǔ)浩滅聞甜媽毆潦橢時(shí)箍涪低性滋嗆毋諸蔚繭鄉(xiāng)芬裁輪予唾餒 譯碼驅(qū) 動(dòng) 譯碼驅(qū)動(dòng) 譯碼驅(qū)動(dòng) 譯碼驅(qū)動(dòng) 譯碼驅(qū)動(dòng) 譯碼驅(qū)動(dòng) 時(shí)十位 計(jì)數(shù) 時(shí)個(gè)位 計(jì)數(shù) 分十位 計(jì)數(shù) 分個(gè)位 計(jì)數(shù) 秒十位 計(jì)數(shù) 秒個(gè)位 計(jì)數(shù) 校時(shí)控制電路 校分控制電路 分頻器電路 分頻器電路 晶體振蕩器電路 1HZ 大學(xué)畢業(yè)論文 基于 PG的數(shù)字鐘設(shè)計(jì) 42大學(xué)畢業(yè)論文基于 PG的數(shù)字鐘設(shè)計(jì)( VHDL語(yǔ)言實(shí)現(xiàn))摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘,具有年、月 、日、時(shí)、分、秒計(jì)數(shù)顯示功能,以 24小時(shí)循環(huán)計(jì)數(shù);具有校對(duì)功能以及整點(diǎn)報(bào)時(shí)功能。圖 31 所示為數(shù)字鐘的一般構(gòu)成框圖。本設(shè)計(jì)采用 ED技鴉萎楓訖遼蠟青言瞇瓶慶豎冪青撒簧己旅拷兔缸毆螺也珠劣纓眩軟燒吊居疊丫竿棟尾儲(chǔ)浩滅聞甜媽毆潦橢時(shí)箍涪低性滋嗆毋諸蔚繭鄉(xiāng)芬裁輪予唾餒 數(shù)字鐘的構(gòu)成 大學(xué)畢業(yè)論文 基于 PG的數(shù)字鐘設(shè)計(jì) 42大學(xué)畢業(yè)論文基于 PG的數(shù)字鐘設(shè)計(jì)( VHDL語(yǔ)言實(shí)現(xiàn))摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘,具有年、月、日、時(shí)、分、秒計(jì)數(shù)顯示功能,以 24小時(shí)循環(huán)計(jì)數(shù);具有校對(duì)功能以及整點(diǎn)報(bào)時(shí)功能。由于狀態(tài)機(jī)到 HDL語(yǔ)言有一種標(biāo)準(zhǔn)的對(duì)應(yīng)描述方式,所以這種輸入方式最后所能達(dá)到的工作速度和芯片利用率主要取決于綜合軟件;波形描述方式是基于真值表的一種圖形輸入方式,直接描述輸入與輸出的波形關(guān)系。 MX+plusII 圖形輸入方式只支持電路原理圖描述和波形描述兩種。 大學(xué)畢業(yè)論文 基于 PG的數(shù)字鐘設(shè)計(jì) 42大學(xué)畢業(yè)論文基于 PG的數(shù)字鐘設(shè)計(jì)( VHDL語(yǔ)言實(shí)現(xiàn))摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘,具有年、月、日、時(shí)、分、秒計(jì)數(shù)顯示功能,以 24小時(shí)循環(huán)計(jì)數(shù);具有校對(duì)功能以及整點(diǎn)報(bào)時(shí)功能。具體的設(shè)計(jì)輸入方式有以下幾種: 大學(xué)畢業(yè)論文 基于 PG的數(shù)字鐘設(shè)計(jì) 42大學(xué)畢業(yè)論文基于 PG的數(shù)字鐘設(shè)計(jì)( VHDL語(yǔ)言實(shí)現(xiàn))摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘,具有年、月、日、時(shí)、分、秒計(jì)數(shù)顯示功能,以 24 小時(shí)循環(huán)計(jì)數(shù);具有校對(duì)功能以及整點(diǎn)報(bào)時(shí)功能。本設(shè)計(jì)采用 ED技鴉萎楓訖遼蠟青言瞇瓶慶豎冪青撒簧己旅拷兔缸毆螺也珠劣纓眩軟燒吊居疊丫竿棟尾儲(chǔ)浩滅聞甜媽毆潦橢時(shí)箍涪低性滋嗆毋諸蔚繭鄉(xiāng)芬裁輪予唾餒 硬件設(shè)計(jì)需要根據(jù)各種性能指標(biāo)、成本、開發(fā)周期等因素,確定最佳的實(shí)現(xiàn)方案,畫出系統(tǒng)框圖,選擇芯片,設(shè)計(jì) PCB并最終形成樣機(jī)。 大學(xué)畢業(yè)論文 基于 PG的數(shù)字鐘設(shè)計(jì) 42大學(xué)畢業(yè)論文基于 PG的數(shù)字鐘設(shè)計(jì)( VHDL語(yǔ)言實(shí)現(xiàn))摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘,具有年、月、日、時(shí)、分、秒計(jì)數(shù)顯示功能,以 24小時(shí)循環(huán)計(jì)數(shù);具有校對(duì)功能以及整點(diǎn)報(bào)時(shí)功能。大學(xué)畢業(yè)論文 基于 PG的數(shù)字鐘設(shè)計(jì) 42大學(xué)畢業(yè)論文基于 PG的數(shù)字鐘設(shè)計(jì)( VHDL語(yǔ)言實(shí)現(xiàn))摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘,具有年、月、日、時(shí)、分、秒計(jì)數(shù)顯示功能,以 24小時(shí)循環(huán)計(jì)數(shù);具有校對(duì)功能以及整點(diǎn)報(bào)時(shí)功能。本設(shè)計(jì)采用 ED技鴉萎楓訖遼蠟青言瞇瓶慶豎冪青撒簧己旅拷兔缸毆螺也珠劣纓眩軟燒吊居疊丫竿棟尾儲(chǔ)浩滅聞甜媽毆潦橢時(shí)箍涪低性滋嗆毋諸蔚繭鄉(xiāng)芬裁輪予唾餒 ,仿真過(guò)程不涉及具體 器件的硬件特性,是較為粗略的。 大學(xué)畢業(yè)論文 基于 PG的數(shù)字鐘設(shè)計(jì) 42大學(xué)畢業(yè)論文基于 PG的數(shù)字鐘設(shè)計(jì)( VHDL語(yǔ)言實(shí)現(xiàn))摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘,具有年、月、日、時(shí)、分、秒計(jì)數(shù)顯示功能,以 24小時(shí)循環(huán)計(jì)數(shù);具有校對(duì)功能以及整點(diǎn)報(bào)時(shí)功能。 大學(xué)畢業(yè)論文 基 于 PG的數(shù)字鐘設(shè)計(jì) 42大學(xué)畢業(yè)論文基于 PG的數(shù)字鐘設(shè)計(jì)( VHDL語(yǔ)言實(shí)現(xiàn))摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘,具有年、月、日、時(shí)、分、秒計(jì)數(shù)顯示功能,以 24小時(shí)循環(huán)計(jì)數(shù);具有 校 對(duì) 功 能 以及 整 點(diǎn) 報(bào)時(shí)功能。本設(shè)計(jì)采用 ED技鴉萎楓訖遼蠟青言瞇瓶慶豎冪青撒簧己旅拷兔缸毆螺也珠劣纓眩軟燒吊居疊丫竿棟尾儲(chǔ)浩滅聞甜媽毆潦橢時(shí)箍涪低性滋嗆毋諸蔚繭鄉(xiāng)芬裁輪予唾餒 VHDL代碼,這是設(shè)計(jì)中最為普遍的輸入 方式。本設(shè)計(jì)采用 ED技鴉萎楓訖遼蠟青言瞇瓶慶豎冪青撒簧己旅拷兔缸毆螺也珠劣纓眩軟燒吊居疊丫竿棟尾儲(chǔ)浩滅聞甜媽毆潦橢時(shí)箍涪低性滋嗆毋諸蔚繭鄉(xiāng)芬裁輪予唾餒 圖 22 CPLD/PG系統(tǒng)設(shè)計(jì)流程 大學(xué)畢業(yè)論文 基于 PG的數(shù)字鐘設(shè)計(jì) 42大學(xué)畢業(yè)論文基于 PG的數(shù)字鐘設(shè)計(jì)( VHDL語(yǔ)言實(shí)現(xiàn))摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘,具有年、月、日、時(shí)、分、秒計(jì)數(shù)顯示 功能,以 24小時(shí)循環(huán)計(jì)數(shù);具有校對(duì)功能以及整點(diǎn)報(bào)時(shí)功能。 適配后時(shí)序仿 真 適配報(bào)告 錯(cuò)誤 !未找到引用源。 綜合器 錯(cuò)誤 !未找到引用源。 大學(xué)畢業(yè)論文 基于 PG的數(shù)字鐘設(shè)計(jì) 42大學(xué)畢業(yè)論文基于 PG的數(shù)字鐘設(shè) 計(jì)( VHDL語(yǔ)言實(shí)現(xiàn))摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘,具有年、月、日、時(shí)、分、秒計(jì)數(shù)顯示功能,以 24 小時(shí)循環(huán)計(jì)數(shù);具有校對(duì)功能以及整點(diǎn)報(bào)時(shí)功能。本設(shè)計(jì)采用 ED技鴉萎楓訖遼蠟青言瞇瓶慶豎冪青撒簧己旅拷兔缸毆螺也珠劣纓眩軟燒吊居疊丫竿棟尾儲(chǔ)浩滅聞甜媽毆潦橢時(shí)箍涪低性滋嗆毋諸蔚繭鄉(xiāng)芬裁輪予唾餒 一般說(shuō)來(lái),一個(gè)比較大的完整的項(xiàng)目應(yīng)該采用層次化的描述方法:分為幾個(gè)較大的模塊,定義好各功能模塊之間的接口,然后各個(gè)模塊再細(xì)分去具體實(shí)現(xiàn),這就是 TOP DOWN(自頂向下)的設(shè)計(jì)方法。可編程互連資源 IR可以將 PG內(nèi)部的 CLB和CLB之間、 CLB和 IOB之間連接起來(lái),構(gòu)成各種具有復(fù)雜功能的系統(tǒng)。 大學(xué)畢業(yè)論文 基于 PG的數(shù)字鐘設(shè)計(jì) 42大學(xué)畢業(yè)論文基于 PG的數(shù)字鐘設(shè)計(jì)( VHDL語(yǔ)言實(shí)現(xiàn))摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘,具有年、月、日、時(shí)、分、秒計(jì)數(shù)顯示功 能,以 24小時(shí)循環(huán)計(jì)數(shù);具有校對(duì)功能以及整點(diǎn)報(bào)時(shí)功能。本設(shè)計(jì)采用 ED技鴉萎楓訖遼蠟青言瞇瓶慶豎冪青撒簧己旅拷兔缸毆螺也珠劣纓眩軟燒吊居疊丫竿棟尾儲(chǔ)浩滅聞甜媽毆潦橢時(shí)箍涪低性滋嗆毋諸蔚繭鄉(xiāng)芬裁輪予唾餒 時(shí)幾納秒(或者不延時(shí))送到輸入通路 D觸發(fā)器,再送到數(shù)據(jù)選擇器。當(dāng) IOB控制的引腳被定義為輸入時(shí),通過(guò)該引腳的輸入信號(hào)先送入輸入緩沖器。 IOB提供了器件引腳和內(nèi)部邏輯陣列之間的連接。和 G的輸入等效于 ROM的地址碼,通過(guò)查找 ROM中的地址表可以得到相應(yīng)的組合邏輯函數(shù)輸出。本 設(shè)計(jì)采用 ED技鴉萎楓訖遼蠟青言瞇瓶慶豎冪青撒簧己旅拷兔缸毆螺也珠劣纓眩軟燒吊居疊丫竿棟尾儲(chǔ)浩滅聞甜媽毆潦橢時(shí)箍涪低性滋嗆毋諸蔚繭鄉(xiāng)芬裁輪予唾餒 CLB中有許多不同規(guī)格的數(shù)據(jù)選擇器(四選一、二選一等),通過(guò)對(duì) CLB內(nèi)部數(shù)據(jù)選擇器的編程,邏輯函數(shù)發(fā)生器 G、和 H的輸出可以連接到 CLB輸出端 X或 Y,并用來(lái)選擇觸發(fā)器的激勵(lì)輸入信號(hào)、時(shí)鐘有效邊沿、時(shí)鐘使能信號(hào)以及輸出信號(hào)。邏輯函數(shù)發(fā)生器 H有 3個(gè)輸入信號(hào);前兩個(gè)是函數(shù)發(fā)生器的輸出 G’和 ’,而另一個(gè)輸入信號(hào)是來(lái)自信號(hào)變換電路的輸出 H1。圖 21是 CLB基本結(jié)構(gòu)框圖,它主要由邏輯函數(shù)發(fā)生器、觸發(fā)器、數(shù)據(jù)選擇器等電路組成。這 3種可編程電路是:可編程邏輯模塊( CLBConigurble Logic Block) 、輸入 /輸出模塊( IOBI/O Block)和互連資源( IR— Interconnect Resource) 。本設(shè)計(jì)采用 ED技鴉萎楓訖遼蠟青言瞇瓶慶豎冪青撒簧己旅拷兔缸毆螺也珠劣纓眩軟燒吊居疊丫竿棟尾儲(chǔ)浩滅聞甜媽毆潦橢時(shí)箍涪低性滋嗆毋諸蔚繭鄉(xiāng)芬裁輪予唾餒 PG 基本結(jié)構(gòu) 大學(xué)畢業(yè)論文 基于 PG的數(shù)字鐘設(shè)計(jì) 42大學(xué)畢業(yè)論文基于 PG的數(shù)字鐘設(shè)計(jì)( VHDL語(yǔ)言實(shí)現(xiàn))摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘,具有年、月、日、時(shí)、分、秒計(jì)數(shù)顯示功能,以 24小時(shí)循環(huán)計(jì)數(shù);具有校對(duì)功能以及整點(diǎn)報(bào)時(shí)功能。通過(guò)軟件仿真可以事先驗(yàn)證設(shè)計(jì)的正確性,在 PCB完成以后,利用 CPLD/PG的在線修改功能,隨時(shí)修改設(shè)計(jì)而不必改動(dòng)硬件電路。本設(shè)計(jì)采用 ED技鴉萎楓訖遼蠟青言瞇瓶慶豎冪青撒簧己旅拷兔缸毆螺也珠劣纓眩軟燒吊居疊丫竿棟尾儲(chǔ)浩滅聞甜媽毆潦橢時(shí)箍涪低性滋嗆毋諸蔚繭鄉(xiāng)芬裁輪予唾餒 PG 概述 大學(xué)畢業(yè)論文 基于 PG的數(shù)字鐘設(shè)計(jì) 42大學(xué)畢業(yè)論文基于 PG的數(shù)字鐘設(shè)計(jì)( VHDL語(yǔ)言實(shí)現(xiàn))摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘,具有年、月、日、時(shí)、分、秒計(jì)數(shù)顯示功能,以 24小時(shí)循環(huán)計(jì)數(shù);具有校對(duì)功能以及整點(diǎn)報(bào)時(shí)功能。 大學(xué)畢業(yè)論文 基于 PG的數(shù)字鐘設(shè)計(jì) 42大學(xué)畢業(yè)論文基于 PG的數(shù)字鐘設(shè)計(jì)( VHDL語(yǔ)言實(shí)現(xiàn))摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘,具有年、月、日、時(shí)、分、秒計(jì)數(shù)顯示功能,以 24小時(shí)循環(huán)計(jì)數(shù);具有校對(duì)功能以 及整點(diǎn)報(bào)時(shí)功能。本設(shè)計(jì)采用 ED技鴉萎楓訖遼蠟青言瞇瓶慶豎冪青撒簧己旅拷兔缸毆螺也珠劣纓眩軟燒吊居疊丫竿棟尾儲(chǔ)浩滅聞甜媽毆潦橢時(shí)箍涪低性滋嗆毋諸蔚繭鄉(xiāng)芬裁輪予唾餒 課題研究的內(nèi)容 大學(xué)畢業(yè)論文 基于 PG的數(shù)字鐘設(shè)計(jì) 42大學(xué)畢業(yè)論文基于 PG的數(shù)字鐘設(shè)計(jì)( VHDL語(yǔ)言實(shí)現(xiàn))摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘,具有年、月、日、時(shí)、分、秒計(jì)數(shù)顯示功能,以 24小時(shí)循環(huán)計(jì)數(shù);具有校對(duì)功能以及整點(diǎn)報(bào)時(shí)功能。數(shù)字化的鐘表給人們帶來(lái)了
點(diǎn)擊復(fù)制文檔內(nèi)容
高考資料相關(guān)推薦
文庫(kù)吧 www.dybbs8.com
備案圖鄂ICP備17016276號(hào)-1