【正文】 //Clear previous result ADC_CONTR = ADC_POWER | ADC_SPEEDLL|0x07。= ~ADC_FLAG。 _nop_()。 } } /* Get ADC result 35 */ BYTE GetADCResult(BYTE ch) { ADC_CONTR = ADC_POWER | ADC_SPEEDLL | ch | ADC_START。 write_data((int)xianshi%10+39。 hzkdis(.)。 xianshi=xianshi*100。039。 write_data(dianya[1]+39。 write_(0x90)。 //Init ADC sfr while (1) { AdResult= GetADCResult(7)。 s++。 //清除顯示，并且設(shè)定地址指針為 00H delay(500)。 //選擇 8bit 數(shù)據(jù)流 delay(5)。 } /*初始化 LED*/ void lcdreset() { delay(2021)。 Lcd_Bus=Dispdata 。 } /*寫數(shù)據(jù)到 LED*/ void write_data(unsigned char Dispdata) { chk_busy()。 Lcd_Bus=cmdcode 。 } /*寫命令到 LCD*/ void write_(unsigned char cmdcode) { chk_busy()。 Lcd_Bus=0xff 。j++)。 for(i=0。 void InitADC()。039。 float xianshi=0。 sbit RW=P1^1 。可以說，沒有老師和同學(xué)們的幫助，我是很難完成這次畢業(yè)設(shè)計，是你們幫我渡過了這次難關(guān)，和我一起走完大學(xué)的最后一站。我此次的任務(wù)是設(shè)計一個高分辨率的 A/D轉(zhuǎn)換電路。從中學(xué)到了許多課本中學(xué)不到的知識，培養(yǎng)了自己獨立創(chuàng)造的能力，同時也看到了自己的缺點和不足，我會永遠(yuǎn)銘這次難忘的經(jīng)歷。 28 總 結(jié) 在本次的畢業(yè)設(shè)計當(dāng)中我感覺到書本知識的學(xué)習(xí)和實際運用是有一定差距的，平時熟悉的電路在運用時總有一點的偏差，這次畢業(yè)設(shè)計也沒有完全成功。 將信號源檔位選擇在方波檔，示波器輸出方波。 將電壓信號源連接到示波器上，將信號源檔位選擇在正弦波檔，示波器輸出正弦波。圖 22 為頻率計測控時序 。圖 21中可由單片機發(fā)出預(yù)置門控信號 CL，測頻精度受到 CL的時間寬度影響較小，只是測頻的最小值受到影響，因此可以任意在 秒至 1 秒間進(jìn)行選取，令其為 Tp。 程序流程圖和主程序介紹 圖 20控制程序流程圖 首先初始化系統(tǒng)，然后啟動 CPLD 頻率測量，通過 單片機進(jìn)行運算，經(jīng)過 AD轉(zhuǎn)換將測量出的頻率信號轉(zhuǎn)換為數(shù)字信號，并通過 LED 數(shù)碼管顯示出來，等待繼系統(tǒng)初始化 啟動 CPLD頻率測量lianmg 讀取結(jié)果計算頻率 CPLD 并行測量頻率 主循環(huán) 刷新顯示 前臺程 序： 后臺程序： 進(jìn)入鍵盤中斷 判斷任務(wù) 語音播報數(shù)據(jù) 顯示設(shè)置 返回主程序 看門狗程序復(fù)位 轉(zhuǎn)換結(jié)束信號 24 續(xù)刷新。 Keil C51 是 美國 Keil Software 公司出品的 51 系列兼容 單片機 C 語言軟件開發(fā)系統(tǒng)。 共陽極接法。數(shù)碼管有 7段數(shù)碼管和 8段數(shù)碼管之分。下圖為基于 CPLD 的頻率計電路原理圖： 圖 19基于 CPLD的頻率計電路原理圖 LED 顯示器的設(shè)計 LED 顯示器集 計算機 技術(shù)、微電子技術(shù)、 信息 處理于一體，以動態(tài)范圍廣、色彩鮮艷、亮度高、清晰度高、工作 電壓 低、 功耗 小、 壽命 長、耐沖擊、色彩艷麗和工作穩(wěn)定可靠等優(yōu)點，成為最具優(yōu)勢的新一代顯示媒體， LED 顯示器 已廣泛應(yīng)用于大型 廣場 、商業(yè) 廣告 、 體育廣場 、 信息 傳播、 新聞 發(fā)布、 證券交易 等，可以滿足不同環(huán)境的 需要。 圖 16 6N137外部引腳圖 內(nèi)部原理圖如圖 17 20 圖 17內(nèi)部原理圖 耦合電路原理圖如圖 18 所示 FreqoutNC1Anode2Cathode3NC4GND5Out6En7VCC8U96N1374CLK3D21Q5Q6CLRPRU8ADM7474N+5+51234JP1Header 4500R13Res2104C24500R14VCC2GND2 圖 18耦合電路原理圖 基于 CPLD 的頻率計電路 在該系統(tǒng)中， CPLD選用 XC95l08CPLD (復(fù)雜可編程邏輯器件 )，芯片擁有 108個宏和 2 400個門，頻率可以達(dá)到 125 MHz，引腳間延時時間為 715 ns，芯片是供電電壓為 5 V或 313 V的在系統(tǒng)可編程器件，其可供用戶使用的 I／ O口數(shù)在 64個以上。 AD650 輸出經(jīng)分頻后最高可達(dá)到 500KHZ，必需使用高速光電耦合器才能響應(yīng)，在這里我們選用的是東芝的 6N137， 6N137 光耦合器是一款用于單通道的高速光耦合器，其內(nèi)部有一 個 850 nm波長 AlGaAs LED 和一個集成檢測器組成，其檢測器由一個光敏 二極管 、高增益線性運放及一個肖特基鉗位的集電極開路的 三極管 組成。 19 AV SS 2VD D HDACVS SC32 24R11K C51 04C11 0412J2S pe a ke r132R21KC41 04+54612837U1S P Y 0 0 3 0+C21 00 u1 2 3J1單片機音頻接口 圖 15 放音電路 光耦合隔離電路的設(shè)計 AD650 的輸出頻率不是方波信號，而是很窄的斜坡脈沖，很難測量其頻率，因此先用 D 觸發(fā)器 7474 對其進(jìn)行二分頻，可以同時實現(xiàn)邊沿整定和占空比調(diào)整，并輸出占空比 50％的方波信號。 B11－ B14為 4 位鍵盤口，負(fù)責(zé)鍵盤按鍵的去抖動和掃描。 圖 13頻率計原理圖 頻率計測得的數(shù)據(jù)為此系統(tǒng)的 A/D 轉(zhuǎn)換結(jié)果，由于 CPLD 的基準(zhǔn)晶振選用的是 的高精度晶振。 (3)CPLD 頻率計的設(shè)計 由于輸入的信號是交流信號而 CPLD（現(xiàn)場可編程邏輯器件）和施密特觸發(fā)器是數(shù)字芯片，不識別負(fù)信號，要把輸入交流信號變?yōu)橹绷餍盘枴? （ 2） CPLD 的通用邏輯模塊（ GLB） 通用邏輯模塊 GLB 的電路結(jié)構(gòu)由可編程的與邏輯陣列、乘積項共享的或邏輯陣列和輸出邏輯宏單元（ OLMC）三部分構(gòu)成。） CPLD 產(chǎn)品的種類和型號繁多，目前各大半導(dǎo)體器件生產(chǎn)廠商仍在不斷推出CPLD 新產(chǎn)品。 CPLD 多采用 CMOS 工藝制作。因此，一定要仔細(xì)選擇溫度系數(shù)比較小的電容，在設(shè)計電路和進(jìn)行實際安裝時，也要最大程度的減小寄生電容產(chǎn)生的影響，需要保證 Cos與電路引腳盡量靠近，如果可以還應(yīng)對 Cos 進(jìn)行屏蔽，避免電容的容量受到外界環(huán)境中活動物體產(chǎn)生的影響，特別是在精度要求較高 (0． 05 ％ )的情況下 更要注意。其中當(dāng)輸入滿度電壓時輸出信號的占空比 Dvs這個 參散對 V／ F的線性度的影響是最明顯的，如果想要達(dá)到最高的線性度，就一定要選擇 Dvs=25％ 。 R1＋ R3=VINmax／ （ 2） R2min(Ω)=VP ／ (8mA－ IL) （ 3） C2=(10－ 4／ SEC)／ fMAX (1000pF min) （ 4） 其外部引腳如圖 7 所示。 AD650可用于高分辨率數(shù)模轉(zhuǎn)換器、長期高精度積分器、雙線高抗噪聲數(shù)字傳輸和數(shù)字電壓表，并可廣泛用于航空、航天、雷達(dá)、通訊、導(dǎo)航、遠(yuǎn)距離字傳輸?shù)阮I(lǐng)域。如圖， U2構(gòu)成了反相加法器， Uo=40VAD ＋ Voffset，U3構(gòu)成了單位增益的反相器，從而產(chǎn)生 1～ 5V 的電壓。分壓用的電阻為指針式10圈可調(diào)，可以達(dá)到理想的精度。為了增加電壓的負(fù)載能力，需要進(jìn)行電壓跟隨。具體的單元電路包括： V/F 轉(zhuǎn)換電路，信號調(diào)理電路、頻率計、鍵盤電路、數(shù)碼管顯示、語音播報、電源，光耦合隔離。 綜上所述，采用方案二。 9 方案一：采用霍爾元件進(jìn)行磁隔離，霍爾元件比較便宜，容易 加工制作，便于實現(xiàn)。可以省去自己制作外圍電路、擴展 ROM 存儲單元存儲語音資源的繁瑣。數(shù)碼管（ LED）對環(huán)境因素要求較低，顯示明亮，采用 BCD 編碼顯示數(shù)字，程序編譯相對容易，資源占用少。 （ 5）顯示 在 A/D 轉(zhuǎn)換完成后，由于系統(tǒng)對 A/D 轉(zhuǎn)換結(jié)果需要有一個比較清晰的顯示，因此考慮了以下幾種方案。 方案二：選擇凌陽公司出產(chǎn)的 SPCE061A 單片機。 （ 4）控制器 由于本此設(shè)計對與運算控制器的響應(yīng)速度要求 并不是很高，只是在與 CPLD通訊的時候要求有較高的響應(yīng)速度，且可進(jìn)行大量的數(shù)據(jù)運算。 CPLD 響應(yīng)速度快可以達(dá)到十幾納秒甚至幾納秒，且響應(yīng)頻率可以達(dá)到幾十兆甚 至上百兆，能夠?qū)崿F(xiàn)高速計數(shù)。 方案二：用 8253 等專用硬件計數(shù)器配合邏輯電路設(shè)計一套硬件測量電路。然后通過計數(shù)的比值計算出被測信號的頻率。 LM331 具有較低的最佳溫度穩(wěn)定性，但其 滿刻度頻率只有100kHz， 數(shù)字分辨率只能達(dá)到 12位；而盡管 AD650 的 最佳溫度穩(wěn)定性不如 LM331好，但其滿刻度頻率高，線性度也能夠完全符合要求。 AD650的 滿刻度頻率很高 ,可以達(dá)到 1MHz；具有非常低的非線性度：在 10kHz滿刻度時非線性度將小于 ％，在 l0kHz滿刻度時非線性度將小于 ％ ,在 1MHz滿刻度時非線性度將小于 0． 07％；并且 最佳溫度穩(wěn)定性為177。AD650集成芯片是美國的 ANALOG DEVICES公司近年推出的高精度電壓頻率 (V/F)轉(zhuǎn)換器，它由積分器、精密電流源、比較器、輸出晶體管和單穩(wěn)多諧振蕩器組成。集成芯片 LM331 的動態(tài)范圍寬，可達(dá)到 100dB；線性度好，最大非線性失真小于 ％，工作頻率低到 時仍然有較好的線性；變換精度高，數(shù)字分辨率可以達(dá) 到 12 位；外接電路簡單，只需接入幾個外部元件就可方便構(gòu)成 V/F 變換電路，并且容易保證轉(zhuǎn)換精度。 （ 2） V/F 轉(zhuǎn)換 方案一：采用集成型 555 定時器，可以很方便的與單片機實現(xiàn)接口通信，價格比較便宜且容易購買，但其響應(yīng)速度較慢，外圍電路比較 復(fù)雜，只適合用于一些要求不太高的場合。但是一般的 D/A 位數(shù)比較低，并且其精度和溫漂都難以達(dá)到理想。這種基準(zhǔn)源有很多，市場上容易買到，如 MC1403， TL431,LM336 等。控制部分包括：控制器模塊，語音模塊，顯示模塊。綜上所述選擇方案三。 方案四 ： 并行比較式。 輸入電壓 A/D轉(zhuǎn)化電路 單片機 顯示器 信號 （自行設(shè)計） 鍵盤 電源 圖 1系統(tǒng)組成框圖 系統(tǒng)總體方案的論證 根據(jù)題目要求，需要設(shè)計并制作一個高精度高分辨率的 16位 A/D轉(zhuǎn)換器， 從而對 常用的 A／ D轉(zhuǎn)換器進(jìn)行分類并進(jìn)行選擇論證： 方案一：雙積分式 以 BCD碼或二進(jìn)制的形 式輸出，精度高，抗干擾能力強，價格便宜，但是轉(zhuǎn)換速度比較低，而且電路設(shè)計與連接比較復(fù)雜，速度比較慢。自行設(shè)計一 個可以從 0— 100mV連續(xù)調(diào)節(jié)的模擬電壓信號作為該系統(tǒng)的被測信號源，以便對 A/D轉(zhuǎn)換電路的分辨率進(jìn)行測試。 4 系統(tǒng)設(shè)計要求 設(shè)計一個具有高分辨