【正文】 穩(wěn)定，因而輸入功率因數(shù)高；缺點是直流電壓不可控，要想控制輸出電壓值，只有通過后面環(huán)節(jié)（逆變器可以控制電壓大?。?。 交流電動機變頻調(diào)速系統(tǒng)設(shè)計 8 圖 1 交 直 交電壓型變頻主電路 逆變功率器件的選擇 功率器件應(yīng)根據(jù)設(shè)計的要求和性能指標(biāo)來選擇，對于變頻調(diào)速系統(tǒng)，一方面要求開關(guān)頻率足夠高，另一方面要求有足夠的輸出容量，對比 SCR、 GTO、 BJT、GTR、 IGBT、 MOSFET、 MCT 等幾種常用的新型功率半導(dǎo)體器件， SCR 導(dǎo)通容易，但需強迫換流電路使其關(guān)斷； IGBT 具有自關(guān)斷能力，且有 GTR 的大容量和MOSFET 的驅(qū)動功率小、開關(guān)動作快等優(yōu)點，是中小容量 最為流行的器件； MCT綜合了晶閘管的高電壓、大電流特性和 MOSFET 的快速開關(guān)特性，是極具有發(fā)展前景的大功率、高頻開關(guān)器件。當(dāng)控制電路設(shè)計完成后 ,就是一個相對獨立的系統(tǒng) ,調(diào)節(jié)、控制方式不能再更改 ,系統(tǒng)的總體協(xié)調(diào)功能差。此外 ,單片機對系統(tǒng)調(diào)節(jié)的實時性差 (96系列的機型也不能滿足要求 ),因此單片機構(gòu)成的系統(tǒng)一般需要外接產(chǎn)生 PWM的芯片 ,單片機主要用于協(xié)調(diào)系統(tǒng)的工作及輸出顯示。此外 ,使用 CPLD/ FPGA 的控制器可以在不改變主電路的前提下通過重新編程就可以獲得不同的控制方式 ,從而提高和升級系統(tǒng)的性能。這種電路結(jié)構(gòu)簡單，產(chǎn)生原理完全不同于傳統(tǒng)的方法，可以和微機配合使用，僅占用微機很少的時間，也可以做成完全獨立式，不占用微機任何資源。 本章小結(jié) 本章主要根據(jù)系統(tǒng)設(shè)計的要求，對系統(tǒng)主電路和控制 電路的幾種 可能實現(xiàn)的方案進行充分的論證、分析，提出了系統(tǒng)采納的方案以及說明選用該方案的原因，最終，系統(tǒng)主電路選用了交 直 交電壓型變頻主電路，控制電路利用模擬電路和數(shù)字電路實現(xiàn)，采用的是閉環(huán)控制，這樣，簡化了電路結(jié)構(gòu)，縮短了設(shè)計周期。 本課題選用的是交 直 交電壓型 PWM 變頻主電路，它包括不可控整流電路、濾波電路和三相橋式逆變電路以及能耗制動電路。對于小功率的，輸入電源多用單相 220V，整流電路用單相全波整流橋；對于大功率的，一般用三相 380V電源，整流電路為三相橋式全波整流電路。 2. 整流器件的一般選擇原則 1） 最大反向電壓 RMU mRM UU 2? ，式中 mU 是電源線電壓的振幅值 (3― 1) 2) 最大整流電流 VDMI 交流電動機變頻調(diào)速系統(tǒng)設(shè)計 13 NVDM II 2? ，式中 NI 為變頻器的額定電流 (3― 2) 3) 整流輸出的平均直流電壓 dU 如果電源的線電壓為 LU ，則三相全波整流后平均直流電壓的大小 dU = U ?？梢?，中間直流電路的電容除起濾波作用外，還起儲能作用，因而它的電容量必須較大，所以，又稱儲能電容器。為限制該沖擊電流，有必要在整流橋的輸出端和濾波電容器之間串入一個限流電阻 sR 。 圖 5 可控硅觸發(fā)電路 圖中，通過調(diào)節(jié) 1P 來設(shè)定基準(zhǔn)電壓。 1V ~ 6V 的器件接受控制電路中的 PWM 調(diào)制信號的控制，將直流電壓逆變成三相交流電壓。 3)為電路中的寄生電感在逆變過程中釋放能量提供通路。為此，在系統(tǒng)電路中設(shè)計了由 VE、 RE、 VDE組成的放電回路，以免過高的直流電壓使各部分器件損壞。 系統(tǒng)主電路參數(shù)設(shè)計與選擇 由圖 4 可知，主電路由整流電路和 IGBT 逆變電路構(gòu)成，它是本系統(tǒng)的功率驅(qū)動單元，由不可控整流環(huán)節(jié)、中間直流環(huán)節(jié)、和逆變環(huán)節(jié)構(gòu)成。 2. 元件選取 根據(jù)上式確定的電壓、電流定額，選擇二極管模塊 MOD MOD2, 型號為： 6RI30G120，即（ 60A,1200V）。 假若要求充電時間 stc 30? ，那么 ?????? ? KctR cs 004 304 6 (3― 11) 故 sR 上消耗的功率為： WRURUP LDCR )(8 5252 ??? (3― 12) 實際上，假若不是經(jīng)常性的沖放電時， sR 的瓦數(shù)可選小一些 ，以減小設(shè)備的體積。 交流電源側(cè)保護元件參數(shù)選擇 1. 交流側(cè)過流保護快速熔斷器 1FF 1FF 熔體的額定電流為 211 IKI FFF ? (3― 18) 其中， 1FK 是與負(fù)載的過載倍數(shù)以及整流模塊的安全裕量有關(guān)的系數(shù)，考慮到?? ， ?m? ，取 1FK =，所以有 211 IKI FFF ? = ?? ，故實選熔斷 器額定電流為 30A。但它熱時間常數(shù)小，承受過載能力差；因此，在實際的應(yīng)用時，應(yīng)從負(fù)載最嚴(yán)重的情形來選擇功率器件。 2. IGBT 的耐壓值 CESU IGBT 關(guān)斷時的峰值電 壓為 : VdtL d iUU dcC E S P )()( ????????? ? （ 3— 21） 式中， 為過壓保護系數(shù)， ? 為安全系數(shù)，一般取 ， 150 由 dtLdi 引起的尖峰電壓。它作為交流電機變頻調(diào)速系統(tǒng)的核心部分，在影響整個系統(tǒng)的性能方面占有極其重要的地位，它主要是向變頻主電路提供各種控制信號，以使主電路安全、可靠的工作。復(fù)位腳 低電平有效，當(dāng)輸入為低時，六路 PWM 輸出為低電平，所有的內(nèi)部計數(shù)器置零，瞬時基波頻率置零。 CPLD 數(shù)字系統(tǒng)工作原理及控制策略 （ 1）三角波的產(chǎn)生及 SPWM 的實現(xiàn) 運算所得的數(shù)據(jù)生成 PWM 波形信號的電路示意圖如圖 9 所示 圖 9 中心對稱方式 SPWM 信號產(chǎn)生方式 芯片輸出的三相六路 SPWM 波形的產(chǎn)生是通過 SPWM 調(diào)制方法，芯片內(nèi)部采納了類似 Intel 公司微控制器 SX196MC／ MH 的 PWM 波形發(fā)生的中心調(diào)制模式。當(dāng) D=neutral 時，輸出 SPWM 波形的占空比為 ，所以稱 neutral 為相中心點。當(dāng) circle= 1500176。令 Dsin = Sin(m step),即查正弦表格的得到的值，γ取最大值 255， Dsin 取最大值 166 時，有以下關(guān)系： γmax Dsin(max) / 255 = 166 = ural 采用乘法器舍去低 8 位實現(xiàn)。） D 與三角波比較，得到不加死區(qū)的脈沖寬度。 （ 4）、控制芯片設(shè)置了一種保護電路，是過流保護，檢測目標(biāo)是三相逆變橋的公共地線上的電流，防止電路中有短路或負(fù)載過重時所產(chǎn)生的大電流，當(dāng)控制芯片過流信號保護管腳為高電平時，封鎖三相六路波形輸出，將六路信號強制為零。的三角函數(shù)表，輸出的 SP WM 波形脈沖的脈寬數(shù)據(jù)通過即時運算電路得到，一種是建立一個三角函數(shù)表，輸出的 SP WM波形脈沖的脈寬數(shù)據(jù)通過分時運算電路得到，運算時間對輸出波形不會有什么影響，內(nèi)部的 ROM 空間要求也很小。達到只占用一個正弦表格，并且只耗用一個計算電路的效果。在每一個載波周期，三角波發(fā)生到波峰時計算并輸出。并列輸入的三相數(shù)交流電動機變頻調(diào)速系統(tǒng)設(shè)計 26 據(jù) 1 51 266 經(jīng)過該電路變成時間上承接的數(shù)據(jù) result[9..0],這樣送入的三相數(shù)據(jù)就實現(xiàn)了合成。 圖 13 三相數(shù)據(jù)分離 ABC 三點為由 BOX2 分離后的數(shù)據(jù)，鎖存一個載波周期，送至后面的 PWM 發(fā)生器。分別是 C相 B 相和 A相的數(shù)據(jù)。 由此可見，如果不采用這種分時電路，那么三相的運算將會用到三個 BOX1，交流電動機變頻調(diào)速系統(tǒng)設(shè)計 27 而 BOX1 包括了乘法器、正弦表格、死區(qū)計算等。這種仿真不但提供了邏輯輸出的驗證，而且提供了時序的驗證，包括芯片內(nèi)部的各點之間延時，以及竟?fàn)幟半U現(xiàn)象的呈現(xiàn)。該波形的周期為20ms。三相死區(qū)時間一致，并隨輸入 dead_time 而改變。 圖 18 PI 調(diào)節(jié)器結(jié)構(gòu)圖 2．壓控振蕩器的設(shè)計 本設(shè)計中，壓控振蕩器是利用集成鎖相環(huán) CC4046 外圍電路構(gòu)成的，其電氣原理結(jié)構(gòu)如下圖所示 交流電動機變頻調(diào)速系統(tǒng)設(shè)計 29 圖 19 壓控振蕩器結(jié)構(gòu)圖 圖 中， 1extR 的取值通常在 ?? MK 1~10 之間。 CPLD 系統(tǒng)內(nèi)部單元設(shè)計 可編程邏輯器件 CPLD 采用 VHDL 硬件描述語言進行描述，形成模塊化的軟件設(shè)計。輸入 16MHZ的晶振時鐘計數(shù)產(chǎn)生三角波，計數(shù)從 0～ P，再從 P 返回到 0。 library ieee； use ieee .。 sm :out std_logic。 交流電動機變頻調(diào)速系統(tǒng)設(shè)計 30 2）三相正弦數(shù)據(jù)寄存器模塊： 三相正弦數(shù)據(jù)寄存器主要用來寄存正弦數(shù)據(jù)的值，在本設(shè)計中，寄存器為 10 位，其管腳描述如下： clk 為時鐘信號， ret為輸出清零信號， en 為使能控制端， din、 dout 為數(shù)據(jù)輸入、輸出端。 end if。 3）緩沖寄存器模塊： 緩沖寄存器采用 VHDL 的組合進程結(jié)構(gòu)，以保證三相的同步執(zhí)行，這種結(jié)構(gòu)要求讀入進程的信號 sm 和三相正弦數(shù)據(jù)輸入值dsina（以 A 相為例）必須放在決定進程是否執(zhí)行的敏感信號表中，只有這些敏感信號被激活時，緩沖寄存器的輸出才被賦值，以下是它的進程描述。 dout=y。本設(shè)計中，進入比較器的數(shù)據(jù)都是 10位，故需設(shè)計 10 位比較器。 use ieee .。 y1, y2, y3 :out std_logic。 死區(qū)計數(shù)器實體的 VHDL 硬件描述語言： library ieee； 。 5）死區(qū)發(fā)生器模塊： 死區(qū)發(fā)生器由死區(qū)計數(shù)器和一些 組合邏輯組成，以 A 相為例，將緩沖寄存器與基準(zhǔn)計數(shù)器的數(shù)值比較結(jié)果 P1a（上橋臂）和 P2a（下橋臂）送至死區(qū)發(fā)生器，經(jīng)死區(qū)處理后輸出 A 相上下橋臂驅(qū)動信號 a1 和 a2。 clk :in std_logic。 library ieee； use ieee .。 4）比較器模塊 在數(shù)字電路設(shè)計中，通常比較器是依據(jù)兩組二進制數(shù)碼的數(shù)值大小來作比較，即 ab, a=b, ab,這三種情況僅有一種其值為真。 else y=``ZZZZZZZZZZ``。 dout=q_temp。 process (ret, en, clk) begin if ret =`1` then q_temp=``0000000000``。 q :out std_logic vector(9 downto 0)。 use ieee .。芯片采用 24KHZ 的載波頻率。這樣有助于對實現(xiàn)前后的設(shè)計進行模擬，因為獨立的定義可以清除因被總線化后在使用不同的綜合工具進行綜合、布局布線、和模擬工作時出現(xiàn)的不良配合問題。當(dāng) VVDD 5? 時，在 VVVI ?? 的范圍內(nèi)非線性誤差小于 %；而當(dāng) VVDD 10? 時，在 VVVI ?? 的范圍內(nèi)非線性誤差小于 %。 圖 17 封鎖信號到 來時的三相六路波形 其他單元電路設(shè)計 1．調(diào)節(jié)器的設(shè)計 本設(shè)計中，調(diào)節(jié)器采用比例積分（ PI）調(diào)節(jié)器，其電氣原理圖如下所示。如若將調(diào)制頻率改變，波形周期會相應(yīng)變化。三相波形在相位上互差 120176。 圖 14 三相分時運算電路功能演示 系統(tǒng)邏輯與時序功能驗證 利用 Maxplus II 的波形仿真功能得到的芯片輸入輸出圖。 由上面分析可知道：該分式復(fù)用電路對圖 20 中的 BOX1 電路進行了復(fù)用，三路并列輸出的數(shù)據(jù)通過分時選擇，被分成按順序排列的一路數(shù)據(jù)送到 BOX1，經(jīng)過一系列運算得出一路按順序排列的數(shù)據(jù)，該路數(shù)據(jù)其實包含了三相的信息。 圖 14 中 CLKA、 CLKB、 CLKC 為輸入的分時時鐘信號，在每個三角波計數(shù)峰