【正文】 圖及其放大電路 至此講解了傳感器的三個模塊： DAC8571， LD， Ge 薄膜， PIN 光電二極管，以及一些用于電路信號放大的電路圖。 模數(shù)模塊 模數(shù)轉(zhuǎn)換器有許多種，一種經(jīng)濟節(jié)約型，例如 ADC0809，另一種是高精度型，例如ADS1115。他的一些主要特性如下： 1） 8 路輸入通道， 8 位 A/D 轉(zhuǎn)換器，即分辨率為 8 位。 5）模擬輸入電壓范圍 0～ +5V，不需零點和滿刻度校準。 而且它是 專為實現(xiàn)精密、高功效且簡便 的系統(tǒng)設(shè)計的 ，ADS1115 能夠以高達 860SPS 的可編程數(shù)據(jù)數(shù)率執(zhí)行轉(zhuǎn)換，電流消耗僅為 150181。V 8） 擴展溫度范圍： 40176。 ADC0809 的精度是 8 位。C 至 +80176。然后對其進行電路圖的設(shè)計如下： 武漢理工大學(xué)畢業(yè)設(shè)計（論文） 8 圖 27 ADS1115 的電路圖設(shè)計 顯示模塊 顯示模塊在 FPGA 的開發(fā)板自帶了，基于方便考慮所以我們就直接選用 FPGA 上面的 LCD1602。 2） 數(shù)字式接口 液晶顯示器都是數(shù)字式的，和 FPGA 系統(tǒng)的接口更加簡單可靠，操作更加方便。從而大大簡化了電路板的復(fù)雜程度?？删幊踢壿嬈骷V闊的應(yīng)用前景備受業(yè)內(nèi)人士的矚目。 AMD 公司，該公司生產(chǎn)MACH 系列產(chǎn)品，常用芯片為 MACH4128 和 MACH211SP15JC。 99 年收購 Vantis（原 AMD 子公司） ,20xx 年收購 Lucent 微電子的 FPGA 部門，是世界第三大可編程邏輯器件供應(yīng)商。 2）輸入 /輸出模塊。 可編程邏輯塊陣列 可配置邏輯模塊（ CLB）包含了 FPGA 的可編程邏輯。設(shè)計者可以利用一個 CLB 產(chǎn)生簡單的組合邏輯。因此這個優(yōu)點也導(dǎo)致了所做的設(shè)計在速度方面的全面下降 [10]。輸入武漢理工大學(xué)畢業(yè)設(shè)計（論文） 11 緩 沖器 B2 能夠被編程為不同的輸出閾值電壓。圖 9 示出了互連資源的可配置邏輯模塊（ CLB）結(jié)構(gòu)。 圖 32 互連資源 其他的路徑資源由經(jīng)緯連線所組成。這種傳遞新好方法 的缺點是每一條通過某個開關(guān)矩陣的路徑都會導(dǎo)致一個顯著的延時。對于條件苛刻的路徑邏輯，長線確保不會產(chǎn)生顯著的延時。這些緩沖器被連接到芯片的時鐘輸入引腳，它們驅(qū)動時鐘信號到全局時鐘武漢理工大學(xué)畢業(yè)設(shè)計（論文） 12 線上。 FPGA 中 I2C 協(xié)議的實現(xiàn) I2C（ Inter－ Integrated Circuit）總線是由 PHILIPS 公司開發(fā)的兩線式串行總線，用于連接 微控制器 及其外圍設(shè)備。加強型 I2C 總線用了 10 位地址碼（能夠支持 1024 個設(shè)備），快速模式（ 400Kbit/s）和高速模式（最高有 ）。 只要很小的電路附件， I2C總線就能夠支 持設(shè)備在不同電平下工作（例如： 伏和 5 伏）， I2C 總線的工作情況 I2C 總線的規(guī)范中規(guī)定了如何在兩個設(shè)備之間傳遞數(shù)據(jù)，采取的方法是總線仲裁、時鐘同步和總線的電氣特征。 總線的一次典型工作流程如下： 1） 開始：信號表明傳輸開始。數(shù)據(jù)一般以 8 位傳輸，最重要的位放在前面；具體能傳輸多少量的數(shù)據(jù)并沒有限制。 I2C 總線數(shù)據(jù)傳送時序： 圖 33 i2c 總線數(shù)據(jù)傳送時序 在數(shù)據(jù)傳輸?shù)臅r候我們應(yīng)該注意幾點問題： 1）進行數(shù)據(jù)傳送時，在 SCL 為高電平期 間， SDA 線上電平必須保持穩(wěn)定，只有 SCL為低時，才允許 SDA 線上電平改變狀態(tài)。 4）主控器完成一次通信后還想繼續(xù)占用總線在進行一次通信，而又不釋放總線，就要利用重啟動信號 Sr。武漢理工大學(xué)畢業(yè)設(shè)計（論文） 14 4 系統(tǒng)中 FPGA 的設(shè)計及實現(xiàn) 設(shè)計需要 FPGA，所以得知道一些關(guān)于 FPGA 設(shè)計的一些東西，所以在下面講一下關(guān)于 FPGA 設(shè)計方面的東西。 ● 邏輯綜合：將源文件調(diào)入邏輯綜合軟件進行綜合，即把語言綜合成最簡的布爾表達式和信號的連接關(guān)系。 ● 編程下載：確認仿真無誤后，將文件下載到芯片中 。 I2C 協(xié)議設(shè)計 由于上面介紹的 I2C 協(xié)議我們可以看到， I2C 協(xié)議包括起始，讀，寫，應(yīng)答，停止五個狀態(tài)，在這五個狀態(tài)中首先確定 SCL 時鐘信號，然后再根據(jù) SDA_link 信號來控制inout 型 SDA 信號是輸入信號還是輸出信號，最難點在于 8 為數(shù)據(jù)的處理怎么實現(xiàn)八位數(shù)據(jù)的處理尤為重要。 實現(xiàn)： 武漢理工大學(xué)畢業(yè)設(shè)計（論文） 15 reg[8:0] t_delay。 else if(t_delay == 939。b1。b1。 num = 439。 一個 Byte 字節(jié)數(shù)據(jù)的 傳輸方式： ADD1: begin 武漢理工大學(xué)畢業(yè)設(shè)計（論文） 16 if(`SCL_LOW) begin if(num == 439。b1。 end else begin cstate = ADD1。d0: sda_r = db_r[7]。d2: sda_r = db_r[5]。d4: sda_r = db_r[3]。d6: sda_r = db_r[1]。 endcase // sda_r = db_r[439。 //器件地址左移 1bit else cstate = ADD1。 // 1 地址 end else cstate = ACK1。 sda_r = 139。b1。至此我們的 I2C 協(xié)議就是個只有 SCL 時鐘線和 SDA 數(shù)據(jù)線的黑箱盒 [1415]。這個信號只能夠有主機產(chǎn)生。 ADS1115 驅(qū)動設(shè)計 在仿真中之前首先得對 ADS1115 引腳圖以及作用，然后想想 I2C 通信怎么來實現(xiàn)ADS1115 的驅(qū)動。 因此首先得給配置寄存器寫入一些 ADS1115 需要工作的配置，在此需要發(fā)送四個字節(jié)的數(shù)據(jù)： 第一個字節(jié)： 0b10010000（前七位 I2C 地址后接以一寫位）。 在此需要把配置 ADS1115 轉(zhuǎn)化為進行轉(zhuǎn)化狀態(tài)，然后就給指針寄存器寫入這樣的指令。 第二個字節(jié)：就是接收轉(zhuǎn)換寄存器中的 MSB 的相應(yīng)。 LCD 引腳圖： 圖 44 LCD1602 引腳圖 引腳接口說明表： 1602LCD 采用標準的 14 腳（無背光）或 16 腳（帶背光）接口，各引腳接口說明如下 表所示 ： 武漢理工大學(xué)畢業(yè)設(shè)計（論文） 20 表 43： LCD 引腳說明 編號 符號 引腳說明 編號 符號 引腳說明 1 VSS 電源地 9 D2 數(shù)據(jù) 2 VDD 電源正極 10 D3 數(shù)據(jù) 3 VL 液晶顯示偏壓 11 D4 數(shù)據(jù) 4 RS 數(shù)據(jù) /命令選擇 12 D5 數(shù)據(jù) 5 R/W 讀 /寫選擇 13 D6 數(shù)據(jù) 6 E 使能信號 14 D7 數(shù)據(jù) 7 D0 數(shù)據(jù) 15 BLA 背光源正極 8 D1 數(shù)據(jù) 16 BLK 背光源負極 第 1 腳： VSS 為地電源。 第 5 腳： R/W 為讀寫信號線，高電平時進行讀操作，低電平時進行寫操作。 第 15 腳：背光源正極。 指令 1：清顯示，指令碼 01H,光標復(fù)位到地址 00H 位置。 指令 4：顯示開關(guān)控制 D：控制整體顯示的開與關(guān)，高電平表示開顯示，低電平表示關(guān)顯示 C：控制光標的開與關(guān)，高電平表示有光標，低電平表示無光標 B：控制光標是否閃爍 ，高電平閃爍，低電平不閃爍。 指令 8： DDRAM 地址設(shè)置。 在知道 LCD1602 的引腳圖和內(nèi)部指令操作之后，我們就可以知道用 Verilog 編寫程序需要的時序圖如下： 圖 45 LCD 驅(qū)動時序圖 在數(shù)據(jù)顯示過程中，首先得從 FPGA 得到我們想要的溫度數(shù)據(jù)，然后再利用 FPGA對 1602 進行時鐘上的操作使 LCD 能夠顯示想要的數(shù)據(jù)。武漢理工大學(xué)畢業(yè)設(shè)計（論文） 23 5 總結(jié) 這次設(shè)計的主要目的是通過 FPGA 來實現(xiàn)光纖溫度傳感測試出某一點的溫度，但是在這次畢業(yè)設(shè)計當(dāng)中焊接了電路板，寫出了驅(qū)動的程序，但是沒有把實驗板調(diào)試成功。但是由于低電平這是持續(xù)一個 byte，之后 fpga 就開始了結(jié)束信號，變成了高電平。希望有人接著我的后續(xù)工作，把這個實驗做出來。 首先，對于光電數(shù)據(jù)采集系統(tǒng)我有了個比較大概的了解，知道國內(nèi)階段可能的狀況，可能也許是通過網(wǎng)絡(luò)文章的問題可能與實際情況有一定的差距，國外在光電采集器方面比國內(nèi)要先進但是價格是比較昂貴的，然后就是國內(nèi)的光電采集器價 格比較便宜但是在精度方面有所欠缺，所以我們需要通過設(shè)計一些方案來改變現(xiàn)狀，找準 FPGA 的高速和集成性高來進行光電數(shù)據(jù)采集和處理。在讀 DATASHEET 這個方面我有了很大的進步，因為如果不讀懂，器件的操作是完全不知道的，我費了很大的力氣。武漢理工大學(xué)畢業(yè)設(shè)計（論文） 25 參考文獻 [1] 王天明 ． 多通道通用數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn) [M]． 碩士學(xué)位論文 ． 哈爾濱：哈爾濱工程大學(xué)， 20xx． [2] Min Li， Yulin Li． A Fiber optic Temperaturre Sensor based on Interaction of Temperaturedepengdant Refractive Index and Absorption of Germanium Film[J]． 20xx. [3] 王慶有 ． 光電技術(shù) [M]． 北京：電子工業(yè)出版社 .． [4] 劉樂善，歐陽星明 ． 微型計算機接口技術(shù)與應(yīng)用 [M]． 武漢：華中科技大學(xué)出版社 ． ． [5] Texas Instruments Incorporated． ADS1115 DATASHEET[J]． 20xx． [6] 康華光 ， 陳大欽 ， 張林 ． 電子技術(shù)基礎(chǔ)模擬部分（第五版） [M]． 北京：高等教育出版社， 20xx． [7] 康華光 ， 鄒壽彬 ， 秦臻 ． 電子技術(shù)基礎(chǔ)數(shù)字部分（第五版） [M]． 北京：高等教育出版社 ． 20xx． [8] 胡建軍 ． 基于對等網(wǎng)絡(luò)的數(shù)字監(jiān)控系統(tǒng)的設(shè)計 [J] ． 碩士學(xué)位論文 ， 西北工業(yè)大學(xué) ，20xx． [9] 楊暉 ， 張風(fēng)言 ． 大規(guī)模可編程邏輯器件與數(shù)字系統(tǒng)設(shè)計 [M] ． 北京 ： 北京航空航天大學(xué)出版社 ， 1998． [10] 劉松強 ． 數(shù)字信號處理系統(tǒng)及其應(yīng)用 [M]． 北京：清華大學(xué)出版社， 1965． [11] 劉樂善，歐陽星明 .微型計算機接口技術(shù)與應(yīng)用 [M].武漢：華中科技大學(xué)出版社 .. [12] 周立功 ． I2Cbus 中文資料 [M] ． 廣州：廣州周立功發(fā)展有限公司 . . [13] Texas Instruments Incorporated[J]． DAC8571 DATASHEET， 20xx. [14] 張洪潤，張亞凡 ． FPGA/CPLD 應(yīng)用設(shè)計 200 例 [M]． 北京：北京航空航天大學(xué)出版社 ． 20xx. [15] 何賓 ． EDA 原理及 Verilog 實現(xiàn) [M]． 北京：清華大學(xué)出版社 ．武漢理工大學(xué)畢業(yè)設(shè)計（論文） 。我覺得自己最大的一個缺點就是很少和人交流，不懂的地方喜歡自己慢慢弄，這樣很是影響做事效率，雖然經(jīng)歷過挫折，最后還是把畢業(yè)設(shè)計給弄完了。而且以前學(xué)習(xí)過 VHDL 語言，對于學(xué)習(xí) Veilog 語言也是一個基礎(chǔ)，使我容易上手，然后就是理解中語言的設(shè)計思路，在 Veilog 語言中他有的是硬件連接， 可以用時鐘信號來處理很多問題，不像 C 語言那樣可以直接給出串行數(shù)據(jù)，在這我們只有根據(jù)時鐘信號一個一個數(shù)據(jù)的來處理我們想要發(fā)送的信號。在軟件實施方面它相對于 ARM 和單片機都難一點，但是他在時間的控制方面精確多了。但是由于低電平這是持續(xù)一個 byte，之后 fpga 就開始了結(jié)束信號，變成了高電平。 I2C 協(xié)議的仿真圖： 圖 51 I2C 協(xié)議的仿真圖 由圖中的的 SCL 信號和 SDA 信號我們可 以知道 SCL 信號是由時鐘信號直接分頻而來的，而 SDA 信號則因為沒有地址信號而沒有輸出只有高電平。 首先我們給出一個 FPGA 的一個驅(qū)動模塊然后再給出整個調(diào)用這個模塊，在驅(qū)動LCD 時候是這樣定義接口的： module lcd1602_drive( input clk, // 50MHz 時鐘 input rst_n, // 復(fù)位信號 // LCD1602 Input Value input [127:0] row1_val, // 第一行字符 input [127:0] row2_val, // 第二行字符 // LCD1602 Interface output reg [ 7:0] lcd_data, // 數(shù)據(jù)總線 output lcd_e, // 使能信號 output reg lcd_rs, // 指令、數(shù)據(jù)選擇 output lcd_rw