【正文】 效應(yīng)管 場(chǎng)效應(yīng)管電路符號(hào)： D D G G 結(jié)型場(chǎng)效應(yīng)管 S S N溝道 P 溝道 場(chǎng)效應(yīng)管的三個(gè)引腳分別表示為 :G(柵極 ),D(漏極 ),S(源極 ) D D D D G G G G 絕緣柵型場(chǎng)效應(yīng)管 S S S 增強(qiáng)型 S 耗盡型 N 溝道 P 溝道 N 溝道 P溝道 注：場(chǎng)效應(yīng)管屬于電壓控制型元件，又利用多子導(dǎo)電故稱單極型元件，且具有輸入電阻高，噪聲小，功耗低，無二次擊穿現(xiàn)象等優(yōu)點(diǎn)。 （ 2）場(chǎng)效應(yīng)管是利用多數(shù)載流子導(dǎo)電，所以稱之為單極型器件，而晶體管是即有多數(shù)載流子，也利用少數(shù)載流子導(dǎo)電。 1. 對(duì)于 BGA 封裝（用坐標(biāo)表示）：在打點(diǎn)或是有顏色標(biāo)示處逆時(shí)針開始數(shù)用英文字母表示－ A,B,C,D,E?? (其中 I,O 基本不用 )，順時(shí)針用數(shù)字表示－ 1， 2， 3， 4， 5， 6??其中字母位橫坐標(biāo)，數(shù)字為縱坐標(biāo) 如： A1,A2 2. 對(duì)于其他的封裝：在打點(diǎn)，有凹槽或是有顏色標(biāo)示處逆時(shí)針開始數(shù)為第一腳，第二腳，第三腳?? 集成電路常用的檢測(cè)方法有在線測(cè)量法、非在線測(cè)量法和代換法。 第八節(jié) Socket,Slot Socket 和 Slot 的異同 : Socket 是一種插座封裝形式 ,是一種矩型的插座 (見圖六 )。實(shí)現(xiàn)與運(yùn)算的叫與門，實(shí)現(xiàn)或運(yùn)算的叫或門，實(shí)現(xiàn)非運(yùn)算的叫非門，也叫做反相器，等等（用邏輯1表示高電平；用邏輯 0表示低電平） 與門： 邏輯表達(dá)式 F＝ A B 即只有當(dāng)輸入端 A和 B均為 1時(shí) ,輸出端 Y才為 1,不然 Y為 號(hào)有 :74LS08,74LS09 等 . 或門： 邏輯表達(dá)式 F＝ A+ B 即當(dāng)輸入端 A 和 B 有一個(gè)為 1時(shí) ,輸出端 Y 即為 1,所以輸入端 A和 B均為 0 時(shí) ,Y才會(huì)為 :74LS32 等 . ．非門 邏輯表達(dá)式 F=A 即 輸 出 端 總 是 與 輸 入 端 相 反 . 非 門 的 常 用 芯 片 型 號(hào)有 :74LS04,74LS05,74LS06,74LS14 等 . ．與非門 邏輯表達(dá)式 F=AB 即只有當(dāng)所有輸入端 A 和 B 均為 1 時(shí) ,輸出端 Y 才為 0,不然 Y 為 用芯片型號(hào)有 :74LS00,74LS03,74S31,74LS132 等 . ．或非門： 邏輯表達(dá)式 F=A+B 即只要輸入端 A和 B中有一個(gè)為 1時(shí) ,輸出端 Y 即為 A 和 B均為 0時(shí) ,Y 才會(huì)為 :74LS02 等 . ．同或門 : 邏輯表達(dá)式 F=A B+A B A F B ：邏輯表達(dá)式 F=A B+A B =1 A F B ：邏輯表邏輯表達(dá)式 F=AB+CD A B C F D 觸發(fā)器： 電路結(jié)構(gòu) 把兩個(gè)與非門 G G2的輸入、輸出端交叉連接，即可構(gòu)成基本 RS 觸發(fā)器，其邏輯電路如圖 .(a)所示。 =1 ＆ ≥ 1 如上所述，當(dāng)觸發(fā)器的兩個(gè)輸入端加入不同邏輯電平時(shí)，它的兩個(gè)輸出端 Q 和 Q有兩種互補(bǔ)的穩(wěn)定狀態(tài)。 S=0,R=1 使觸發(fā)器置 1，或稱置位。若觸發(fā)器原來為 1 態(tài)，欲使之變?yōu)?0 態(tài)，必須令 R 端的電平由 1 變 0， S端的電平由 0變 1。其邏 輯符號(hào)如圖 (b)所示。 R=S=0 時(shí)，觸發(fā)器狀態(tài)不確定 在此條件下，兩個(gè)與非門的輸出端 Q和 Q全為 1，在兩個(gè)輸入信號(hào)都同時(shí)撤去（回到 1） 后，由于兩個(gè)與非門的延遲時(shí)間無法確定，觸發(fā)器的狀態(tài)不能確定是 1還是 0,因此稱這種情況為不定狀態(tài)，這種情況應(yīng)當(dāng)避免。 基本 RS 觸發(fā)器的特性： RS 觸發(fā)器具有置位、復(fù)位和保持（記憶）的功能； RS 觸發(fā)器的觸發(fā)信號(hào)是低電平有效，屬于電平觸發(fā)方式； RS 觸發(fā)器存在約束條件（ R+S=1），由于兩個(gè)與非門的延遲時(shí)間無法確定；當(dāng) R=S=0 時(shí)，將導(dǎo)致下一狀態(tài)的不確定。 TTL 主要有 BJT（ Bipolar Junction Transistor 即雙極結(jié)型晶體管，晶體三極管）和電阻構(gòu)成，具有速度快的特點(diǎn)。 CMOS 電路的工作速度可與 TTL 相比較，而它的功耗和抗干擾能力則遠(yuǎn)優(yōu)于 TTL。下面首先討論 CMOS 反相器，然后介紹其他 CMO 邏輯門電路。 通過工藝上的改進(jìn)，可以使 MOS管的 VT值降到 2～ 3V。MOS 管的 RGS可以很容易地超過 1010Ω 。 有些 MOS 管中，其溝道長(zhǎng)度較短，不斷增加 VDS會(huì)使漏區(qū)的耗盡層一直擴(kuò)展到源區(qū)，使溝道長(zhǎng)度為零，即產(chǎn)生漏 源間的穿通，穿通后 ，源區(qū)中的多數(shù)載流子，將直接受耗盡層電場(chǎng)的吸引，到達(dá)漏區(qū)，產(chǎn)生大的 ID 4. 柵源擊穿電壓 BVGS 178。g m反映了柵源電壓對(duì)漏極電流的控制能力 178。 在飽和區(qū)， ID幾乎不隨 VDS改變， RON的數(shù)值很大 ，一般在幾十千歐到幾百千歐之間 178。C GS和 CGD約為 1～ 3pF 178。 噪聲性能的大小通常用噪聲系數(shù) NF來表示，它的單位為分貝（ dB） 178。由 N溝道和 P溝道兩種 MOSFET 組成的電路稱為互補(bǔ) MOS 或 CMOS 電路。假設(shè)在兩種情況下 N 溝道管 TN為工作管 P溝道管 TP為負(fù)載管。由于 vSGP＜ VT（ VTN=|VTP|=VT），負(fù)載曲線幾乎是一條與橫軸重合的水平線。此時(shí)工作管TN在 vGSN＝ 0 的情況下運(yùn)用，其輸出特性 iD－ vDS幾乎與橫軸重合 ，負(fù)載曲線是負(fù)載管 TP在 vsGP＝ VDD時(shí)的輸出特性 iD－ vDS。 下圖為 CMOS 反相器的傳輸特性圖。還應(yīng)注意到，器件在放大區(qū)（飽和區(qū)）呈現(xiàn)恒流特性，兩器件之一 可當(dāng)作高阻值的負(fù)載。下圖表示當(dāng) vI=0V時(shí) ，TN截止， TP導(dǎo)通，由 VDD通過 TP向負(fù)載電容 CL充電的情況。 邏輯門電路 下圖是 2輸入端 CMOS 與非門電路，其中包括兩個(gè)串聯(lián)的 N 溝道增強(qiáng)型 MOS 管和兩個(gè)并聯(lián)的 P溝道增強(qiáng)型 MOS管。 下圖是 2輸入端 CMOS 或非門電路。 比較 CMOS 與非門和或非門可知，與非門的工作管是彼此串聯(lián) 的，其輸出電壓隨管子個(gè)數(shù)的增加而增加；或非門則相反，工作管彼此并聯(lián)，對(duì)輸出電壓不致有明顯的影響?；蚍情T的輸出 。 T1和 T2構(gòu)成推拉式輸出級(jí)。當(dāng)輸出端接有同類 BiCMOS 門電路時(shí)，輸出級(jí)能提供足夠大的電流為電容性負(fù)載充電。這種作用與 TTL 門電路的輸入級(jí)中 T1類似。如果要實(shí)現(xiàn)或非邏輯關(guān)系，輸入信號(hào)用來驅(qū)動(dòng)并聯(lián)的 N 溝道 MOSFET，而 P 溝道 MOSFET 則彼此串聯(lián)。 另一方面，當(dāng)兩輸入端 A和 B中之一為高電平時(shí) ，則 MpA和 MpB的通路被斷開，并且 MNA或 MNB導(dǎo)通，將使輸出端為低電平。模擬開關(guān)廣泛地用于取樣 —— 保持電路、斬波電路、模數(shù)和數(shù)模轉(zhuǎn)換電路等。 TP和TN是結(jié)構(gòu)對(duì)稱的器件，它們的漏極和源極是可互換的。 傳輸門的工作情況如下：當(dāng) C端接低電壓 5V時(shí) TN的柵壓即為 5V，vI取 5V 到 +5V 范圍內(nèi)的任意值時(shí)， TN均不導(dǎo)通。此時(shí) TN 的柵壓為 +5V ， vI在 5V 到 +3V 的范圍內(nèi)， TN導(dǎo)通。換句話說，當(dāng)一管的導(dǎo)通電阻減小，則另一管的導(dǎo)通電阻就增加。 CMOS 傳輸門除了作為傳輸模擬信號(hào)的開關(guān)之外，也可作為各種邏輯電路的基本單元電路。發(fā)射極與基極同相位，仍為 (+)信號(hào)，多級(jí)放大器在這一瞬時(shí)的極性依次類推，假設(shè)在這一瞬時(shí)反饋電阻RF 的反饋信號(hào)使輸入信號(hào)加強(qiáng)，則為正反饋，使得輸入信號(hào)削弱，則為負(fù)反饋。（通常，采用將負(fù)載電阻短路的方法來判別電壓反饋和電流反饋。（未知） 最 基本的如三極管曲線特性。（ 凹凸） 基本放大電路種類（電壓放大器，電流放大器，互導(dǎo)放大器和互阻放大器），優(yōu)缺 點(diǎn) ，特別是廣泛采用差分結(jié)構(gòu)的原因。并畫出一個(gè)晶體管級(jí)的 運(yùn)放電路。當(dāng) RC period setup ? hold 1時(shí)鐘周期為 T,觸發(fā)器 D1 的建立時(shí)間最大為 T1max，最小為 T1min。（威盛 VIA 上海筆試試題） 1一個(gè)四級(jí)的 Mux,其中第二級(jí)信號(hào)為關(guān)鍵信號(hào) 如何改善 timing。（威盛 VIA 上海筆試試題） 2化簡(jiǎn) F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（未知） 2邏輯方面數(shù)字 電路的卡諾圖化簡(jiǎn)，時(shí)序（同步異步差異），觸發(fā)器有幾種（區(qū)別，優(yōu)點(diǎn)），全加器等等。問，觸發(fā)器 D2 的建立時(shí)間 T3和保持時(shí)間應(yīng)滿足什么條件 .（華為） 1給出某個(gè)一般時(shí)序電路的圖，有 Tsetup,Tdelay,Tckq,還有 clock 的delay,寫出決定最大時(shí)鐘的因素，同時(shí)給出表達(dá)式。（未知） 1給出一個(gè)簡(jiǎn)單電路，讓你分析輸出電壓的特性（就是個(gè)積分電路），并求輸出端某點(diǎn) 的 rise/fall 時(shí)間。（未知） 1畫差放的兩個(gè)輸入管。（仕蘭微電子） 負(fù)反饋種類（電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋）；負(fù)反饋的優(yōu)點(diǎn)（降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地?cái)U(kuò)展放大器的通頻帶，自動(dòng)調(diào)節(jié)作用）（未知） 放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁矗心男┓椒ǎ浚ㄊ颂m微電子） 頻率響應(yīng)，如：怎么才算是穩(wěn)定的，如何改變頻響曲線的幾個(gè)方法。 ）； 若反饋信號(hào)與輸入信號(hào)在基本放大 電路 的輸入端以電壓串聯(lián)的形式迭加，則稱為串聯(lián)反饋；若反饋信號(hào)與輸入信號(hào)在基本放大 電路 的輸入端以電流并聯(lián)的形式迭加，則稱為并聯(lián)反饋。 對(duì)于多級(jí)放電電路：在多級(jí)放大器中，由于各級(jí)之間是串聯(lián)起來的，后一級(jí)的輸入電阻就是前級(jí)的負(fù)載，所以，多級(jí)放大器的總電壓放大倍數(shù)等于各級(jí)放大倍數(shù)的乘積，即Ａ u＝Ａ u1Ａ u2?? Ａ un。 2．判別正負(fù)反饋的方法 —— 瞬時(shí)極性法 瞬時(shí)極性法 是用來判斷正反饋還是負(fù)反饋的。這是 CMOS 傳輸出門的優(yōu)點(diǎn)。 由上分析可知，當(dāng) vI＜ 3V時(shí)，僅有 TN導(dǎo)通 ，而當(dāng) vI＞ +3V 時(shí)，僅有TP導(dǎo)通當(dāng) vI在 3V到 +3V 的范圍內(nèi)， TN和 TP兩管均導(dǎo)通?？梢?，當(dāng) C端接低電壓時(shí)，開關(guān)是斷開的。為使襯底與漏源極之間的 PN 結(jié)任何時(shí)刻都不致正偏 ，故 TP的襯底接 +5V 電壓，而 TN的襯底接5V 電壓 。 所謂傳輸門（ TG）就是一種傳輸模擬信號(hào)的模擬開關(guān)。因此 ，只要有一個(gè)輸入端接高電平，輸出即為低電平。 當(dāng) A 和 B 均為低電平時(shí)，則兩個(gè) MOSFET MPA和 MPB均導(dǎo)通， T1導(dǎo)通而MNA和 MNB均截止，輸出 L 為高電平?？梢?，門電路的開關(guān)速度可得到改善。 上述電路中 T1和 T2的基區(qū)存儲(chǔ)電荷亦可通過 M1和 M2釋放，以加快 電路的開關(guān)速度。輸入信號(hào) vI同時(shí)作用于 MP和 MN的柵極。異成門和同或門的 邏輯符號(hào)如下圖所示。 13． 上 圖為 CMOS 異或門電路。 當(dāng)輸入端 A、 B中只要有一個(gè)為高電平時(shí)，就會(huì)使與它相連的NMOS管導(dǎo)通，與它相連的 PMOS 管截止，輸出為低電平；僅當(dāng) A、 B全為低電平時(shí)，兩個(gè)并聯(lián) NMOS 管都截止，兩個(gè)串聯(lián)的 PMOS 管都導(dǎo)通，輸出為高電平。當(dāng)輸入端 A、 B 中只要有一個(gè)為低電平時(shí)，就會(huì)使與它相連的 NMOS 管截止，與它相連的PMOS 管導(dǎo)通，輸出為高電平；僅當(dāng) A、 B 全為高電平時(shí)，才會(huì)使兩個(gè)串聯(lián)的 NMOS 管都導(dǎo)通，使兩個(gè)并聯(lián)的 PMOS 管都截止，輸出為低電平。類似地，亦可分析電容 CL的放電過程。兩管在 VI=VDD/2處轉(zhuǎn)換狀態(tài)。由于 VDD＞（ VTN＋ |VTP|），因此，當(dāng) VDD|VTP|vIVTN 時(shí) ,TN和TP兩管同時(shí)導(dǎo)通?？梢娚鲜鰞煞N極限情況下的功耗都很低。顯然，這時(shí)的輸出電壓 vOL≈0V （典型值＜ 10mV ，而通過兩管的電流接近于零。 下圖分析了當(dāng) vI=VDD時(shí)的工作情況。為了電