【正文】 控制器內(nèi)核? 定時(shí)器內(nèi)核? UART內(nèi)核? JTAG_UART內(nèi)核? SPI內(nèi)核? DMA內(nèi)核? 帶 Avalon接口的互斥內(nèi)核? 帶 Avalon接口的郵箱內(nèi)核? System ID內(nèi)核 SDRAM控制器內(nèi)核? SDRAM控制器內(nèi)核概述SDRAM控制器內(nèi)核提供一個(gè)連接片外 SDRAM芯片的Avalon接口，并可以同時(shí)連接多個(gè) SDRAM芯片。 SDRAM控制器內(nèi)核? SDRAM控制器內(nèi)核概述PPL(片內(nèi)鎖相環(huán) )：通常用于調(diào)整 SDRAM控制器內(nèi)核與SDRAM芯片之間的相位差。Memory Profile ：用于指定 SDRAM的結(jié)構(gòu)。通過使用多個(gè)片選信號， SDRAM控制器可組合多個(gè) SDRAM芯片為一個(gè)存儲器子系統(tǒng)。該值確定 addr總線的寬度。具體數(shù)值請查閱 SDRAM數(shù)據(jù)手冊。該默認(rèn)的存儲器模型加速創(chuàng)建的過程和檢驗(yàn)使用SDRAM控制器的系統(tǒng)。典型的SDRAM每 64ms需要 4,096刷新命令，通過每64ms/4,096=個(gè)刷新命令來符合這個(gè)要求。 SDRAM控制器內(nèi)核ACTIVE到 READ或 WRITE延時(shí)?允許值： ?默認(rèn)值： 20ns? 描述： ACTIVE到 READ或WRITE延時(shí)。該 SDRAM控制器總是執(zhí)行明確的預(yù)充電命令。驅(qū)動程序提供了遵循 CFI接口規(guī)范的 Flash存儲器的通用訪問函數(shù)。Size ：?地址寬度： Flash地址總線寬度。Setup： chipselect有效后， read或 write信號有效前所需的時(shí)間。? 軟件編程Avalon主控制器可以直接讀 Flash芯片。 Altera提供集成到 NiosII硬件抽象層 (HAL)系統(tǒng)庫的驅(qū)動程序，允許用戶使用HAL應(yīng)用程序接口 (API)來讀取和編寫 EPCS器件。 存儲非易失性數(shù)據(jù)。1KB的片內(nèi)存儲器 EPCS控制器內(nèi)核? 軟件編程Altera提供的 HAL Flash設(shè)備驅(qū)動程序已經(jīng)完全屏蔽了 Flash的硬件訪問細(xì)節(jié)，訪問 EPCS Flash的軟件編程和訪問 CFI Flash的軟件編程完全一樣。第 4章 目錄? 并行輸入 /輸出 (PIO)內(nèi)核? SDRAM控制器內(nèi)核? CFI(通用 Flash)控制器內(nèi)核? EPCS控制器內(nèi)核? 定時(shí)器內(nèi)核? UART內(nèi)核? JTAG_UART內(nèi)核? SPI內(nèi)核? DMA內(nèi)核? 帶 Avalon接口的互斥內(nèi)核? 帶 Avalon接口的郵箱內(nèi)核? System ID內(nèi)核 定時(shí)器內(nèi)核? 定時(shí)器內(nèi)核綜述定時(shí)器是掛載在 Avanlon總線上的 32位定時(shí)器，特性如下：168。 可選擇輸出周期性脈沖，在定時(shí)器計(jì)算到達(dá) 0時(shí)輸出脈沖；168。 Avalon主控制器通過對控制寄存器執(zhí)行不同的寫操作來控制：? 啟動和停止定時(shí)器? 使能 /禁能 IRQ? 指定單次減 1計(jì)數(shù)或連續(xù)減 1計(jì)數(shù)模式168。 定時(shí)器內(nèi)核? 定時(shí)器內(nèi)核綜述定時(shí)器可進(jìn)行的基本操作如下所述：168。168。 定時(shí)器內(nèi)核? －定時(shí)器內(nèi)核配置選項(xiàng)CFI控制器框圖Writeable perod：? 使能：主控制器可通過寫period而改變向下計(jì)數(shù)周期。 Snap寄存器不在硬件中存在。? 禁能： timeout_out信號不存在。1. HAL系統(tǒng)庫支持2. 系統(tǒng)時(shí)鐘驅(qū)動程序3. 時(shí)間標(biāo)記驅(qū)動程序4. 軟件文件第 4章 目錄? 并行輸入 /輸出 (PIO)內(nèi)核? SDRAM控制器內(nèi)核? CFI(通用 Flash)控制器內(nèi)核? EPCS控制器內(nèi)核? 定時(shí)器內(nèi)核? UART內(nèi)核? JTAG_UART內(nèi)核? SPI內(nèi)核? DMA內(nèi)核? 帶 Avalon接口的互斥內(nèi)核? 帶 Avalon接口的郵箱內(nèi)核? System ID內(nèi)核 UART內(nèi)核? UART內(nèi)核綜述UART內(nèi)核（通用異步接收器 /發(fā)送器內(nèi)核）執(zhí)行 RS232協(xié)議時(shí)序，并提供可調(diào)整的波特率。 JTAG UART內(nèi)核包含 2個(gè) 32位寄存器（數(shù)據(jù)和控制），它們可通過 Avalon從控制器端口進(jìn)行存取。FIFO可以改善 JTAG連接的帶寬。第 4章 目錄? 并行輸入 /輸出 (PIO)內(nèi)核? SDRAM控制器內(nèi)核? CFI(通用 Flash)控制器內(nèi)核? EPCS控制器內(nèi)核? 定時(shí)器內(nèi)核? UART內(nèi)核? JTAG_UART內(nèi)核? SPI內(nèi)核? DMA內(nèi)核? 帶 Avalon接口的互斥內(nèi)核? 帶 Avalon接口的郵箱內(nèi)核? System ID內(nèi)核 DMA內(nèi)核? DMA內(nèi)核綜述帶 Avalon接口的直接存儲器存取控制器（ DMA控制器）替代Avalon主控制器執(zhí)行儲存器對儲存器或者儲存器與 IO設(shè)備間的批量數(shù)據(jù)傳輸。 Initial Value－復(fù)位后 VALUE字段的初始值。當(dāng) Initial Owner被設(shè)定時(shí)，此時(shí)的互斥體擁有者必須在互斥體被其它擁有者占用之前將互斥體釋放。Altera為互斥內(nèi)核提供下列驅(qū)動程序文件：168。altera_avalon_mutex_trylock( ) 嘗試鎖定互斥體。altera_avalon_mutex_is_mine( ) 確定該 CPU是否具有互斥體。如果所需的共享存儲器沒有包含 Memory module列表，那么存儲器在系統(tǒng)中不能正確連接。 帶 Avalon接口的郵箱內(nèi)核? 郵箱內(nèi)核配置選項(xiàng)More 郵箱名稱 Settings選項(xiàng)卡提供以下選項(xiàng)：168。 帶 Avalon接口的郵箱內(nèi)核? 軟件編程Altera為 NiosII處理器用戶提供訪問郵箱內(nèi)核的驅(qū)動程序，驅(qū)動程序中的函數(shù)直接操作低層硬件。 在共享存儲器中有一個(gè)預(yù)定義的地址范圍專門用于存儲消息。一次只有一個(gè)處理器可寫入郵箱，且一次只有一個(gè)處理器可讀取郵箱，以保證消息的完整性。168。168。 168。 其一，在下載新的軟件到系統(tǒng)之前驗(yàn)證系統(tǒng) ID。 其二，復(fù)位后檢查系統(tǒng) ID。 函數(shù)名稱 描　　述altera_avalon_mailbox_close( ) 關(guān)閉郵箱句柄的使用altera_avalon_mailbox_get( ) 如果出現(xiàn)了一個(gè)值就返回消息，但不阻塞等待消息altera_avalon_mailbox_open( ) 獲取郵箱句柄，使所有其它函數(shù)都能訪問郵箱內(nèi)核altera_avalon_mailbox_pend( ) 等待郵箱中的消息，如果沒有消息出現(xiàn)將阻塞（一直等）altera_avalon_mailbox_post( ) 發(fā)送消息到郵箱郵箱 SPI函數(shù)第 4章 目錄? 并行輸入 /輸出 (PIO)內(nèi)核? SDRAM控制器內(nèi)核? CFI(通用 Flash)控制器內(nèi)核? EPCS控制器內(nèi)核? 定時(shí)器內(nèi)核? UART內(nèi)核? JTAG_UART內(nèi)核? SPI內(nèi)核? DMA內(nèi)核? 帶 Avalon接口的互斥內(nèi)核? 帶 Avalon接口的郵箱內(nèi)核? System