des技術(shù)發(fā)展介紹(文件)
【正文】 傳統(tǒng)的 Tenting Etching( “減成法” )技術(shù)，想作到小於 1OOμm的線路走十分困難的。 Fully Additive則是利用樹脂表面粗化，其後塗布加強(qiáng)黏合層以改善無電銅與板面連 結(jié)強(qiáng)度，之後以 無電解銅長(zhǎng)出線路 ?；瘜W(xué)銅反 應(yīng)產(chǎn)生的氫氣，原有的薄氧化銅表層因還原反應(yīng)而失去鍵結(jié)力，都是剝離的可能 原因。 Zn/Sn/Ni都是有機(jī)會(huì)的金屬，以 鋅 而言經(jīng)實(shí)驗(yàn)證明 適當(dāng)?shù)母采w厚度可得到承受浸泡化學(xué)銅40Hr仍不會(huì)剝離的結(jié)合效果，其經(jīng)驗(yàn)厚 度約為 177。因此有新系統(tǒng)發(fā)展出來，親水 分子調(diào)整至最佳狀況後以 低鹼性鹽及高揮發(fā)點(diǎn)溶劑組合成顯影液 ，顯影液之最大 成份仍為水，如此不會(huì)有燃燒的危險(xiǎn)。 第五部分 :結(jié)語 高密度細(xì)線路 之無 DES技桁 其它問題 : 電鍍過程中如何防止 雜質(zhì)顆粒 的產(chǎn)生，對(duì)細(xì)線路而言將是一大課題。觸媒一般多用錫鈀膠體，若附以適當(dāng)厚度既可啟 始化銅反應(yīng)同時(shí)能保有一定絕緣電阻。 C. 薄膜技術(shù)也可用於細(xì)線製程，一薄層 CrCu底層金屬以濺鍍鍍於底材上， 以 22 μm 厚的光阻作業(yè)， (類似 :直接電鍍形成線路 ) 以 Semi additive製程化學(xué)銅浸約 4Hr，去除光阻後由於底 層薄膜很薄，因此用 Ion milling即可，不必作錫保護(hù)。一般負(fù)型光阻其本身會(huì)吸收光源能量，因此改 善光阻透光性以獲得良好筆直的壁面，是光阻改善的方向。 2. 傳統(tǒng)的光阻 (D/F)是以溶劑型為主，但因環(huán)保問題而使業(yè)界對(duì)配方有所調(diào)整，加入親水 性物質(zhì)，光阻可使用水溶液顯影。底銅的化學(xué)電位相 對(duì)於氫為 600mV，氧化銅相對(duì)於氫的還原位為 355mV，由於還原電位高於電化反 應(yīng)因此還原反應(yīng)極易產(chǎn)生剝離。然而一般無電解銅析出速率約為 2~2~4分之一。 A. Additive Process其銅線路是用電鍍光阻定義出線路區(qū)，以電鍍方式填入銅來 達(dá)形成線路。不良狀況 不良原因 改善措施 第五部分 :結(jié)語 高密度細(xì)線路 之無 DES技桁 電路板的密度以往主要受限於 鑽孔 的尺寸，因此似乎線路密度成長(zhǎng)的迫切性也就沒有那麼高。側(cè)蝕蝕刻藥液濃度不當(dāng)﹐干膜附著不良1. 依化驗(yàn)員分析結(jié)果,調(diào)整藥水濃度。1. 對(duì)滾輪風(fēng)刀進(jìn)行檢查及調(diào)整 。定顯影速度是否在設(shè)定范圍內(nèi)。不良原因斷線及缺口不良狀況 改善措施 第四部分 :異常及對(duì)策 殘膜或蝕刻速度過快,曝光吸真空不良1. 依照線寬規(guī)格要求 , 調(diào)慢蝕刻速度后做初件 , 量測(cè)線寬合格后再生產(chǎn) .。曝光時(shí)底片上有臟點(diǎn)沒清潔干凈按標(biāo)準(zhǔn)作業(yè)方式清潔曝光底片 。也有在溶液中加入 BCS幫助溶解，但有違環(huán)保，且對(duì)人體有害。為了得到很好的蝕刻品質(zhì)－最筆直的線路側(cè)壁 (衡量標(biāo)準(zhǔn)為蝕刻因子 etching factor其定義見 圖 ) 第三部份 :品質(zhì)控制 (蝕刻 ) 不同的理論有不同的觀點(diǎn)，且可能相衝突。因?yàn)樽饔弥@影液 溶解干膜 濃度增高降低了溶解速度，須迅速補(bǔ)充新液以維持速度 ,否則則會(huì)出現(xiàn) 水池效應(yīng) 造成側(cè)蝕的速度成倍增長(zhǎng)并導(dǎo)致側(cè)蝕。 雖然增加 HCl的濃度往往可加快蝕刻速度，但亦可能發(fā)生下述的缺點(diǎn)。 直覺的聯(lián)想，在氯化銅酸性蝕刻液中， Cu2+及 Cu+應(yīng)是以 CuCl2 及 CuCl存 在才對(duì)， 即離子方程式 (1)可知 : Cu(銅箔 ) + CuCl2（二價(jià)銅） 2CuCl(一價(jià)銅 ) (2) 但事實(shí)非完全正確，兩者事實(shí)上是以和 HCl形成的一龐大錯(cuò)化物存在的 : Cu176。 因?yàn)辂|性蝕刻主要用于以電鍍層 (PLATED RESIST)為抗蝕刻層的 PCB外層線路的生產(chǎn) ,在這裡不做過多描述 . 第二部分 :製程原理 (蝕刻 ) 銅可以三種氧化狀態(tài)存在，原子形成 Cu176。 第二部分 制程原理（顯影） D/F CCL PI+AD A/W or MASK UV LIGHT D/F CCL PI+AD PI+AD CCL D/F 顯影流程示意圖 曝光 顯影 蝕刻 剝暯 基材 乾膜 曝光之乾膜 銅箔 DES流程示意圖
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1