【正文】 tiprocessor systems munication in multiprocessor systems heterogeneous and reconfigurable DSP systems HW/SW codesign, and verification VHDL programming, simulation and synthesis FPGA technologies and design tools4. A TYPICAL PROJECT TRAJECTORYThe design of a dedicated real time DSP system is initiated at the application level, ., first the students have to understand and describe the problem. This first step is trivial (the students have done this exercise several times before) but it provides valuable information for the next task where the class of algorithms typically employed within the given application have to be identified and analyzed. A detailed analysis of the algorithms is essential in order to select for example the appropriate data word length (signaltonoise ratio and numerical stability). Beside, the putational characteristics of the algorithms have to be found. In particular, the students have to analyze 1) the types of operations found in the algorithms, 2) the overall putational plexity, 3) the types of data structures used by the algorithms, 4) the various memory access patterns, and 5) the variables39。事實(shí)上，自1988年以來，數(shù)字信號(hào)處理器的銷售額以每年40 ％增長 ，預(yù)計(jì)在未來10年將繼續(xù)保持這樣的增長。奧爾堡大學(xué)在碩士水平上有關(guān)DSP的理論課題的教學(xué)有著悠久歷史傳統(tǒng)，并且，在1994年推出了一項(xiàng)新的碩士課程，在“ DSP算法和ASIC架構(gòu)” 。從80年代初，奧爾堡大學(xué)提供了傳統(tǒng)的DSP設(shè)計(jì)碩士課程，即在DSP處理器上執(zhí)行GP算法設(shè)計(jì)和實(shí)時(shí)性的應(yīng)用研究， 然而，近年來，申請(qǐng)數(shù)目其中需要支持高集成度已大幅增加。因此，基本特征是：量身定作指令集和；以給定的應(yīng)用（即，一套算法）建拓?fù)浣Y(jié)構(gòu)構(gòu)成的執(zhí)行的單位調(diào)整。 2．該項(xiàng)目導(dǎo)向戰(zhàn)略成立于1974年，奧爾堡大學(xué)，現(xiàn)在已擁有一個(gè)項(xiàng)目，組織研究策略，幾乎二十五年，該課程是在工程項(xiàng)目的組織從創(chuàng)建之日起新生的到來，直到他們畢業(yè)，第一年（即，兩個(gè)學(xué)期）學(xué)習(xí)如何做科學(xué)工作的項(xiàng)目組（通常是4月6日的學(xué)生，除作為碩士項(xiàng)目，通常二學(xué)生）。 在面向項(xiàng)目的設(shè)計(jì)工作中，學(xué)生的掌握了處理問題的訣竅是可以解決的理論和知識(shí)，他們演講已獲得理論知識(shí)。 3．碩士學(xué)位課程進(jìn)入研究生水平（第六學(xué)期正在進(jìn)入） ，誰的學(xué)生要取得“DSP算法和ASIC架構(gòu)”碩士學(xué)位， ，我們鼓勵(lì)選擇“信號(hào)處理”的方向（幾個(gè)可供選擇） 。該種功能的調(diào)查，通常屬于下列類別：從一觀察到的信號(hào)提取信息消除/減少不必要的信號(hào)元件快捷及可靠的信號(hào)傳輸/檢測(cè)分析，修改和基準(zhǔn)DSP算法在以便他們成為一個(gè)最佳的固定或可編程的目標(biāo)架構(gòu)。詳細(xì)分析了該算法是必要的，以便選擇，例如適當(dāng)?shù)臄?shù)據(jù)字長（信號(hào)雜訊比和數(shù)值穩(wěn)定性） 。 一旦整體建筑結(jié)構(gòu)已決定，細(xì)化的過程是發(fā)起了那里的學(xué)生在詳細(xì)設(shè)計(jì)數(shù)據(jù)路徑。到目前為止，只有類型的行動(dòng)，以執(zhí)行在結(jié)構(gòu)已眾所周知的。 在為了應(yīng)付這些系統(tǒng)和下列步驟，在設(shè)計(jì)的軌跡（即，實(shí)際執(zhí)行），一套商業(yè)設(shè)計(jì)工具是必須的。雖然該方案是相當(dāng)密集，我們發(fā)現(xiàn)它其實(shí)是有可能在一項(xiàng)為期兩學(xué)期課程，讓學(xué)生設(shè)計(jì)業(yè)務(wù)FPGA原型系統(tǒng)的復(fù)雜的DSP應(yīng)用。最有力的表現(xiàn)是各種不同的碩士論文已先后進(jìn)行了例證，可不幸的是，寫在丹麥，也就是說，未來的目標(biāo)是讓我們的學(xué)生有更多的國際味道。我們深信，我們的成功是由于該項(xiàng)目為導(dǎo)向的教育策略。一個(gè)小而有效率的評(píng)估電路板的基礎(chǔ)上，F(xiàn)LEX的10k50 Altera的FPGA的連接到一個(gè)UART的為PC的接口和雙SRAM的提供數(shù)據(jù)和programmemory ，可為每個(gè)項(xiàng)目組。我們的經(jīng)驗(yàn)表明，該指令集的設(shè)計(jì)程序，在大多數(shù)學(xué)生的項(xiàng)目是非常耗費(fèi)時(shí)間。最后，控制器的設(shè)計(jì)。特別是，學(xué)生必須分析：類型的操作中發(fā)現(xiàn)的算法；體計(jì)算復(fù)雜性；類型的數(shù)據(jù)結(jié)構(gòu)，所用的算法；各記憶體存取模式；變量的生活倍。 因此，課程包括：各種算法和執(zhí)行單位（EXU） 數(shù)據(jù)和控制路徑拓?fù)渲噶罴妥g碼原則配置多處理機(jī)系統(tǒng)在多處理器系統(tǒng)的溝通異質(zhì)性和可重構(gòu)DSP系統(tǒng)軟/硬體協(xié)同設(shè)計(jì)和驗(yàn)證用VHDL編程，仿真和合成FPGA的技術(shù)和設(shè)計(jì)工具4．一個(gè)典型的項(xiàng)目軌跡設(shè)計(jì)一個(gè)專門的實(shí)時(shí)DSP系統(tǒng)是由應(yīng)用水平發(fā)起的，即，首先學(xué)生要了解和描述的問題。 現(xiàn)在，碩士學(xué)位課程（最后兩學(xué)期） 主要目的是提供學(xué)生分析技能，設(shè)計(jì)和實(shí)施的實(shí)時(shí)DSP系統(tǒng)的特點(diǎn)是高算法和建筑的復(fù)雜性。項(xiàng)目工作有一個(gè)知道為什么態(tài)度和支持有關(guān)的講座。在此相反，過去兩年半來，在研究生課程的工作是面向問題的。 經(jīng)過五年的不斷改進(jìn)，我們的碩士課程，現(xiàn)在已近非常成功了。 因此，為了改變我們的DSP掌握候選人的個(gè)人資料對(duì)這些新的挑戰(zhàn)，我們1993年開始尋找其他的可能性，例如， ，我們發(fā)現(xiàn)一個(gè)非常有前途的教育方法是提供學(xué)生一個(gè)在深入了解理論的同時(shí)，滿足方法和工具的需要，以便設(shè)計(jì)和實(shí)施的應(yīng)用具體的數(shù)字信號(hào)處理器，固定或可編程。 1．導(dǎo)言在過去的二、三十年內(nèi)的數(shù)字信號(hào)處理一直朝向更精密和復(fù)雜的算法演變的最主要的原因是今天設(shè)計(jì)的非常強(qiáng)大，靈活和易于使用的通用（GP ）的可編程數(shù)字信號(hào)處理器。因此，我們認(rèn)為，先進(jìn)的DSP的課題，仍將是許多電氣工程系學(xué)生必不可少的課程。s FLEXseries of FPGA. A s