【正文】 放電的比特/ bit線。該控制模塊接收外部寫/讀/掃描使信號(hào)處理產(chǎn)生的邏輯塊的一部分和再生的RAM內(nèi)部信號(hào)。如果信號(hào)的來源是使用改進(jìn)的I / O塊和Word線座的運(yùn)作記憶體是不穩(wěn)定的。在8晶體管圖形的SRAM架構(gòu)，讀/寫操作是一樣的正常的SRAM 。由于8晶體管具有獨(dú)立的掃描操作，內(nèi)存訪問邏輯的嵌入式圖形存儲(chǔ)器很簡單。由于這一點(diǎn)，目前， 6晶體管SRAM的嵌入式圖形中使用65分之256 k/260 k彩色驅(qū)動(dòng)IC 。內(nèi)存訪問必須控制邏輯塊寫/讀時(shí)間和掃描時(shí)間。合乎邏輯的時(shí)間可以是一個(gè)關(guān)鍵時(shí)刻，違反和可能會(huì)導(dǎo)致多余的信號(hào)。隨著能力的圖形SRAM和面板尺寸變得更大，耗電量圖形SRAM塊的重要問題，驅(qū)動(dòng)器IC 。優(yōu)化的時(shí)間是一個(gè)決定時(shí)，讀/寫操作是穩(wěn)定的。這種方法是有效的降低能耗，因?yàn)殚_放的道路時(shí)，從比特/ bit葉細(xì)胞的縮短。該計(jì)劃的再生時(shí)間是必要的，嵌入式圖形6晶體管內(nèi)存。寫入/讀地址和掃描地址都是獨(dú)立的和所提供的掩蔽信號(hào)。這種方法可以減少多余的切換掃描信號(hào)，可以推導(dǎo)出了功率消耗多余的切換。在稍后舉行的輸入信號(hào)是在等待電路。該case1是，收件使信號(hào)首先投入。該集成電路的組成與來源渠道的TFT與396部分的產(chǎn)出和薄膜晶體管柵極通道272產(chǎn)出。提出的訪問方法可以刪除運(yùn)行中的異常造成的長期金屬拖延。四季度雙方都包裹墊。這種方法降低了內(nèi)存訪問能力。重新生成寫/讀/掃描信號(hào)可以減少電力消耗的內(nèi)存中。在提出的芯片。能夠在一次掃描時(shí)間，寫作的最低總認(rèn)輸是2 ， 8模塊測試環(huán)境。第二種方法消除了一些多余的掃描信號(hào)。該模塊是有效的手持設(shè)備。 V電源。圖8 模塊顯示6．結(jié)論第一種方法是再生時(shí)間的方法，可以接收信號(hào)的獲取外部邏輯和再生的最佳時(shí)間。寫作和掃描測試是通過一本手冊局的PC接口。表1描述了消耗電流僅為邏輯部分的寫作時(shí)間，顯示有關(guān)。和每個(gè)存儲(chǔ)區(qū)塊有時(shí)間控制生成塊。優(yōu)化的高度和長度是一個(gè)重要的因素在一些凈死。灰度塊位于左側(cè)部分的邏輯塊。中心部分是內(nèi)存塊和塊左側(cè)的內(nèi)存塊是嵌入式圖形內(nèi)存塊。如果兩個(gè)信號(hào)同時(shí)出現(xiàn)，寫入信號(hào)首先啟動(dòng)。信息信號(hào)讓持有信號(hào)是積極的。案件1 [圖]是，使掃描過程中產(chǎn)生的信號(hào)的線路運(yùn)營。其他掃描信號(hào)，除第一次掃描信號(hào)，獲得相同的數(shù)據(jù)作為第一掃描數(shù)據(jù)。由于幀頻率為數(shù)十赫茲，通常這是一個(gè)低得多的頻率比書面頻率移動(dòng)圖片，如果收件和掃描信號(hào)同時(shí)發(fā)生，掃描信號(hào)必須蒙面的書面信號(hào)。這種方法還可以減少的時(shí)候，感應(yīng)放大器操作和Word線選擇。如果比特/ bit差距高，能耗高，內(nèi)存操作是穩(wěn)定的。通常情況下，信號(hào)的外部邏輯塊有很長的時(shí)間內(nèi)，因?yàn)闀r(shí)間利潤率。正因?yàn)槿绱耍?6晶體管架構(gòu)下的電力消耗。在寫作時(shí)，必須處理塊轉(zhuǎn)讓的書面講話中的RAM 。在掃描操作是一樣的讀操作，但選擇葉細(xì)胞是一整列行一列。在一個(gè)單一液晶驅(qū)動(dòng)IC和低分辨率多彩色STN驅(qū)動(dòng)程序，嵌入式圖形存儲(chǔ)器大小不是主要的完整芯片。由于另外兩個(gè)晶體管連接到獨(dú)立的存儲(chǔ)單元的比特/ bit線， 2晶體管可獨(dú)立訪問存儲(chǔ)的數(shù)據(jù)。再生信號(hào)能夠進(jìn)入作業(yè)時(shí)比特/ bit線是完全穩(wěn)定。正因?yàn)槿绱?，收件啟用的信?hào)，最左邊的文字行區(qū)塊可以有時(shí)間上的差距的最恰當(dāng)?shù)囊粋€(gè)詞線塊。這個(gè)區(qū)塊存取存儲(chǔ)的數(shù)據(jù)和數(shù)據(jù)存儲(chǔ)等。圖2電壓發(fā)生器序列圖3擬議的芯片模塊3．圖形存儲(chǔ)器結(jié)構(gòu)嵌入式圖形SRAM是有點(diǎn)組成的單元核心區(qū)塊的I / O及預(yù)充電塊，控制模塊，掃描線解碼塊，一個(gè)字線解碼座掃描鎖塊，和幾個(gè)緩沖塊。有一次，門驅(qū)動(dòng)電路選擇一個(gè)在線的小組。嵌入式內(nèi)存是一樣的正常的記憶。電壓產(chǎn)生的每一個(gè)塊連續(xù)生成每個(gè)電壓。該電阻陣列包含在灰階發(fā)電機(jī)。在26萬的TFT單芯片集成電路組成的一個(gè)邏輯，合并后的記憶體，振蕩器，一個(gè)數(shù)碼制作轉(zhuǎn)換塊，源/柵極驅(qū)動(dòng)塊和一個(gè)共同的電壓生成塊。轉(zhuǎn)換器電路的數(shù)碼制作接收時(shí)鐘產(chǎn)生和產(chǎn)生的最高/最低電壓水平。在第五章的實(shí)施樣本比較耗電。本文第二部分介紹了架構(gòu)的圖形驅(qū)動(dòng)IC 。耗電量合并內(nèi)存也成為一個(gè)非常重要的問題。目前，具有較高的色彩解析度，嵌入式記憶體容量需要更大的LCD驅(qū)動(dòng)器集成電路。的柵極驅(qū)動(dòng)電壓分為兩類：選擇一級和非選擇的水平。 LCD驅(qū)動(dòng)器集成電路和用品產(chǎn)生的電壓水平。彩色矩形小組提供的行和列直接電壓直接。顯示材料可以有改變安排根據(jù)級別的電壓或電流的數(shù)額。由于這一點(diǎn)，耗電量顯示設(shè)備也已成為更高。由于這一原因，但更重要的是，該芯片實(shí)現(xiàn)語音通信，數(shù)據(jù)，圖形圖像和動(dòng)畫。目前，嵌入式圖形記憶是實(shí)施8晶體管葉細(xì)胞和6晶體管葉細(xì)胞。 precharge block controls charging and discharging of the bit/bitb line. The scan/word linedecoding block controls the wordline cell in the bit core block. This block accesses stored data and stores data. The scanlatch block does scan operations.The control block receives external write/read/scan enable signals from the addressgenerating block of the logic part and regenerates ram internal signals. The receivedorigin signal is transferred through a long metal line and the length of the metal line differs. Because of this, the writeenable signal of the most left wordline block can have a time gap with the most right wordline block. The slope of the external signal through the long metal line is low and the driven gate of the sloped signal consumes more power. If the origin signal is used without refining the I/O block and wordline block, the operation of the memory is unstable. Because of this instability, as the higher storage memory is embedded, regenerating the timing bees more important.The regenerated signal enables the access operation when the bit/bitb line is perfectly stable. The control block has an autodetect circuit, which detects the bit/bitb stable time. In the 8transistor graphic SRAM architecture, the read/write operation is the same as in a normal SRAM. However, a leaf cell has two additional transistors, which directly connect to the storage path. Because the additional two transistors are connected to the storage cell independently of the bit/bitb line, the 2transistor can independently access stored data.The additional transistor with a different access path makes it possible to access storage data even though write/read is operating. Because the 8transistor has an independent scan operation, the memory access logic for the embedded graphic SRAM is simple. However, because of the additional 2transistor, the chip size is bigger than the 6transistor graphic SRAM. In a mono STN driver IC and a lowresolution multicolor STN driver, the embedded graphic SRAM size is not dominant in a full chip. As the panel bees bigger and the resolution bees higher, the size of the embedded graphic SRAM bees dominant in the driver IC. Due to this, currently, the 6transistor embedded graphic SRAM is used in 256/65 k/260 k color driver ICs. Figure 4. Comparison of 8tr scan and 6tr scan.In a 6transistor graphic SRAM, the additional 2transistor is removed. The scan operation is the same as in the read operation, but the select leaf cell is a whole column line of