【正文】
采用具有監(jiān)視(Wathcdog)功能的自動復(fù)位電路。該芯片具有上電復(fù)位功能,電壓監(jiān)測功能和看門狗功能[9]。一種是利用DSP芯片內(nèi)部所提供的晶振電路,在DSP芯片的Xl和X2/CLKIN之間連接一晶體可啟動內(nèi)部振蕩器,晶體應(yīng)為基本模式,且為并聯(lián)諧振。 圖43 DSP時鐘電路原理圖TMS320VC5402芯片電源分為兩種,即內(nèi)核電壓(CVdd)和I/O電壓(DVdd),其中,I/。時鐘電路也需要消耗一小部分的電流,而且這部分電流是恒定的,與CPU和外設(shè)的激活度無關(guān)。在本系統(tǒng)的設(shè)計中采用了兩片AMS1117來提供DSP芯片的I/O電源和內(nèi)核電源。Regulator),、。DVdd應(yīng)不超過CVdd電壓2V。Test具有JTAG接口的芯片,相關(guān)JTAG引腳的定義為:TCK為測試時鐘輸入。TRST為測試復(fù)位,輸入引腳,低電平有效。設(shè)計仿真接口比較簡單,只要根據(jù)DSP芯片所提供的接口類型按照相應(yīng)的接口標(biāo)準(zhǔn)即可。A/D轉(zhuǎn)換器件與DSP連接設(shè)計 A/D轉(zhuǎn)換接口電路設(shè)計 在A/D轉(zhuǎn)換器中,因為輸入的模擬信號在時間上是連續(xù)量,而輸出的數(shù)字信號代碼是離散量,所以進(jìn)行轉(zhuǎn)換時必須在一系列選定的瞬間(亦即時間坐標(biāo)軸上的一些規(guī)定點上)對輸入的模擬信號取樣,然后再把這些取樣值轉(zhuǎn)換為輸出的數(shù)字量。因為每次把取樣電壓轉(zhuǎn)換為相應(yīng)的數(shù)字量都需要一定的時間,所以在每次取樣以后,必須把取樣電壓保持一段時間。因此,在用數(shù)字量表示取樣電壓時,也必須把它化成這個最小數(shù)量單位的整倍數(shù),這個轉(zhuǎn)化過程就叫做量化。這個二進(jìn)制代碼就是A/D轉(zhuǎn)換的輸出信號。從理論上講,n位輸出的A/D轉(zhuǎn)換器能區(qū)分個不同等級的輸入模擬電壓,能區(qū)分輸入電壓的最小值為滿量程輸入的。常用最低有效位的倍數(shù)表示。 根據(jù)模數(shù)轉(zhuǎn)換器件的特點,在本數(shù)字濾波器系統(tǒng)中選擇了TI公司的TLV157O芯片。下圖為TLV1570的功能時序圖。 TLV1570的高速串行接口包含五根信號線:SCLK串行時鐘輸入、SDIN串行數(shù)據(jù)輸入、SDOUT串行數(shù)據(jù)輸出、FS幀同步信號、CS片選信號。 DSP5402具有兩個高速、全雙工、多通道緩沖串行接口(McBSP)其方便的數(shù)據(jù)流控制可使其與大多數(shù)同步串行外圍設(shè)備接口。④擁有相互獨立的數(shù)據(jù)發(fā)送和接受幀同步脈沖和時鐘信號:⑤多通道發(fā)送和接收,最多可達(dá)128個通道,速度可為100Mbit/s。發(fā)送時鐘信號BCLKX對應(yīng)于SPI協(xié)議中的串行時鐘SCK,發(fā)送幀同步信號對應(yīng)于從設(shè)備的使能信號CS。②系統(tǒng)上電檢測,上電前應(yīng)該首先檢查電源的正負(fù)極性及輸入電壓的幅度,然后上電。④用示波器查看系統(tǒng)中主要的時鐘信號的波形,包括DSP輸入時鐘信號、DSP輸出時鐘信號、ADC和DAC的系統(tǒng)時鐘信號及幀同步時鐘信號(需要結(jié)合DSP的開發(fā)環(huán)境和仿真器進(jìn)行測試)。經(jīng)過實際的檢測與調(diào)試得到一個穩(wěn)定的硬件平臺后便可以進(jìn)行軟件的聯(lián)調(diào)了。研究了FIR數(shù)字濾波器的基本理論,以及數(shù)字濾波器的實現(xiàn)方法。為實現(xiàn)數(shù)字濾波器系統(tǒng)提供一個穩(wěn)定的硬件平臺。③研究了TI公司TMS320VC5402數(shù)字信號處理器的通信電子線路中各種接口的相互連接關(guān)系,設(shè)計了一個價格低、功耗小、精度高的數(shù)字濾波器系統(tǒng)。DSP技術(shù)已在通信、控制、信號處理、儀器儀表、醫(yī)療、家電等很多領(lǐng)域得到了越來越廣泛的應(yīng)用。無論在學(xué)習(xí)上、還是科研上都得到了他的悉心指導(dǎo)、培養(yǎng)和關(guān)心。 我還要感謝我的父母及家人,感謝他們的養(yǎng)育之恩,正是他們在我背后默默地支持著我,才能讓我不斷成長,不斷前進(jìn)。[6]胡虎,萬秋玉,[J].哈爾濱理工大學(xué)學(xué)報,2004.DSP應(yīng)用程序設(shè)計與開發(fā)[M].北京:北京航空航天大學(xué)出版社,沈陽航空工業(yè)學(xué)院學(xué)報, In order to make the signal processing can not occur distortion, the signal must satisfy is the Nyquist sampling speed of a specific reason, generally take signal frequency limit of 45 times as the sampling frequency。 Then for code design implementation. Realization of FIR filter is relatively simple, but because of Program order execution, the speed is restricted. And different system of DSP chip is the same pany, its programming instructions will also vary, development cycle is long.Programmable Another is the use of programmable logic device, FPGA/CPLD. FPGA has the rules of the internal logic of array and rich resources of attachment, especially suitable for fine grain and high parallelism of the structure of the FIR filter implementation, relative to the serial operation of general purpose DSP chip, parallelism and scalability are better. The characteristics of Finite length unit impulse response (FIR) filter has the following features: (1) the system of unit impulse response h (n) in a finite number of n value is zero (2) the system function H (z) in the | z | 0 convergence, the poles all at z = 0 (causal system) (3) the structure of the main is a recursive structure, there is no output to the input feedback, but some of the structures (such as frequency sampling structure) also contains a recursive part of feedback. A FIR filter unit impulse response h (n) for a sequence of n point 0 n n 1 or less, or less filter system function H (z) = ∑ H (n) * z ^ n That is, it has (N 1) order pole at z = 0, has a limited (N 1) a zero in any position of the z plane.The basic structure FIR filter has the following basic structure: Crosssectional shape () of the expression system of difference equations Y (n) = ∑ h (m) x (n, m) () Obviously, this is the convolution of the linear shift invariant system and formula, also delay chain lateral structure of x (n), as shown in figure 4 to 11, referred to as the transverse structure or convolution model structure, also known as direct type structure. Used in figure 4 to 11 will be transposed theorem, available figure 412 transpose structure directly. Figure cross sectional type structure of FIR filter Cascade type H (z) is resolved into multiplication of coefficient of secondorder factors () Said one [N / 2] take the integer part of N / 2. If N is even, it is an odd number of N 1, so the coefficient has a zero in the B2K, this is because, at this time there are an odd number of root, the conjugate plex roots into the will is even, there must be an odd number of real root. Figure 713 draw N is odd, cascade structure of FIR filter, each a secondorder factor in figure 411 horizontal structure of each section to control a pair of zero, and then the need to control transmission zeros, it can be used. But this structure need coefficient B2k (I = 0, k = 1, 2,..., N / 2) than convolution model coefficient of h (N), and the required number of multiplication also more than convolution model.譯文數(shù)字濾波器科斯特奧特摘要:FIR(Finite Impulse Response)濾波器:有限長單位沖激響應(yīng)濾波器,是數(shù)字信號處理系統(tǒng)中最基本的元件,它可以在保證任意幅頻特性的同時具有嚴(yán)格的線性相頻特性,同時其單位抽樣響應(yīng)是有限長的,因而濾波器是穩(wěn)定的系統(tǒng)。FPGA有著規(guī)整的內(nèi)部邏輯陣列和豐富的連線資源,特別適合于數(shù)字信號處理任務(wù),相對于串行運算為主導(dǎo)的通用DSP芯片來說,其并行性和可擴展性更好,利用FPGA乘累加的快速算法,可以設(shè)計出高速的FIR數(shù)字濾波器。DSP芯片有專用的數(shù)字信號處理函數(shù)可調(diào)用,或者根據(jù)芯片指令集的結(jié)構(gòu)自行設(shè)計代碼實現(xiàn)FIR的功能;由于FIR設(shè)計時其系數(shù)計算及其量化比較復(fù)雜,因此一般都采用MATLAB軟件作為輔助設(shè)計,計算出FIR的系數(shù);然后進(jìn)行代碼設(shè)計實現(xiàn)。FPGA有著規(guī)則的內(nèi)部邏輯塊陣列和豐富的連線資源,特別適合用于細(xì)粒度和高并行度結(jié)構(gòu)的FIR濾波器的實現(xiàn),相對于串行運算主導(dǎo)的通用DSP芯片來說,并行性和可擴展性都更好。若N為偶數(shù),則N—1為奇數(shù),故系數(shù)B2K中有一個為零,這是因為,這時有奇數(shù)個根,其中復(fù)數(shù)根成共軛對必為偶數(shù),必然有奇數(shù)個實根。 FIR濾波器的級聯(lián)型結(jié)構(gòu)。 摘要: DSP5402的片上外圍電路包括:通用I/O引腳(XF和BIO),定時器,時鐘發(fā)生器,一個與外部處理器通信的8位的HPI(Host器片內(nèi)存儲器的種類只要有以下幾種:雙訪問RAM(DARAM),單訪問RAM(SRAM)和ROM。數(shù)據(jù)存儲空間還有一塊特殊的區(qū)域,00H~08H。具有高度專業(yè)化的指令系統(tǒng),包括單指令重復(fù)和塊指令重復(fù)操作,塊存儲器傳輸指令,32位長操作數(shù)指令,同時讀入2或3個操作數(shù)的指令,能并行存儲和并行加載的算術(shù)指令,條件存儲指令和從中斷快速返回[2] [M].北京:電子工業(yè)出版社,2007. 近年來,DSP技術(shù)在我國也得到了迅速的發(fā)展,不論是在科學(xué)技術(shù)研究,還是在產(chǎn)品的開發(fā)等方面,在數(shù)字信號處理中,其應(yīng)用越來越廣泛,并取得了豐碩的成果。用可編程DSP芯片實現(xiàn)數(shù)字濾波可通過修改濾波器的參數(shù)十分方便的改變?yōu)V波器的特性。 隨著數(shù)字技術(shù)的發(fā)展,用數(shù)字技術(shù)實現(xiàn)濾波器的功能越來越受到人們的注意和廣泛的應(yīng)用。沈陽航空工業(yè)學(xué)院學(xué)報, 隨著信息處理技術(shù)的飛速發(fā)展,計算機技術(shù)和數(shù)字信號處理技術(shù)數(shù)字信號處理技術(shù)逐漸發(fā)展成為它在電子信息、通信、軟件無線電、自動控制、儀表技術(shù)、信息家電等高科技領(lǐng)域得到了越來越廣泛的應(yīng)用。作為數(shù)字化最重要的技術(shù)之一,DSP無論在其應(yīng)用的深度還是廣度,正在以汀所未有的速度向前發(fā)展。[4]孫克梅,劉洋.因此,數(shù)字濾波器本身既可以是用數(shù)字硬件裝配成的一臺完成給定運算的專用的數(shù)字計算機,也可以將所需要的運算編成程序,讓通用計算機來執(zhí)行。 數(shù)字濾波器容易實現(xiàn)不同的幅度和相位頻率特性指標(biāo),克服了與模擬濾波器器件性能相關(guān)的電壓漂移、溫度漂移和噪聲問題。數(shù)字信號處理由于運算速度快,具有可編程特性和接口靈活的特點,使得它在許多電子產(chǎn)品的研制、開發(fā)和應(yīng)用中,發(fā)揮著重要的作用。因此編程時不能隨便向這個區(qū)域存儲數(shù)據(jù),