【正文】 器。當(dāng)CPU響應(yīng)中斷并執(zhí)行中斷服務(wù)子程序讀取數(shù)據(jù)后，INTR變?yōu)闊o效(低電平)。設(shè)欲輸出的100個ASCII字符存放在數(shù)據(jù)段BUF開始的存儲單元中，用8255A查詢方式輸出的程序段如下： MOV AL,0A0H 。輸出緩沖器滿嗎? JZ RLP 。8237A的DMA通道在使用前必須對之初始化編程，其流程及相應(yīng)任務(wù)如下：寫入命令字確定芯片工作時序、各通道優(yōu)先級方式、DMA請求與響應(yīng)的有效電平、是否允許芯片工作等；寫入方式字規(guī)定各通道數(shù)據(jù)傳輸類型和工作方式；向通道基本地址寄存器寫入基地址確定通道DMA傳輸數(shù)據(jù)的存儲器起始單元地址（16位）；向通道基本字節(jié)數(shù)寄存器寫入DMA傳輸?shù)幕咀止?jié)數(shù)；屏蔽或開放相應(yīng)的DMA通道。(18) 系統(tǒng)接口控制邏輯SICL有哪些主要功能？簡述之。n 基于兩個82C37A級聯(lián)的DMA控制器，具有4個8位DMA通道（按字節(jié)計數(shù)傳輸）和3個16位DMA通道（按字計數(shù)傳輸）；某些SICL還支持PCI設(shè)備的分布式DMA傳輸。n 系統(tǒng)實時時鐘管理：有一個后備電源供電的不少于256字節(jié)的CMOS SRAM，支持日期時鐘報警。(20) 支持Pentium 4的芯片組主要有哪些？它們的主要性能怎樣？簡述之。采用串行同步通信，每個時鐘發(fā)送(或接收)一個二進(jìn)位，如果忽略同步字符等附加位，波特率就等于比特率，波特率系數(shù)為1。出現(xiàn)偶數(shù)個錯誤，奇偶校驗仍顯示正確結(jié)果，無法判斷是否出錯。 (5) 簡述CRC的校驗過程。大致圖示如下： （7） 常見的9線RS232C連接是哪9根線？說明它們的名稱、傳輸方向和作用。前者DTE→DCE，后者DTE←DCE。RxD：接收數(shù)據(jù)線 DTE從RxD端接收DCE送來的串行數(shù)據(jù)。8251A→Modem。 (9) 簡述8251A數(shù)據(jù)發(fā)送過程，并說明數(shù)據(jù)是如何由并行轉(zhuǎn)換成串行的？ 設(shè)置好8251A方式字（規(guī)定數(shù)據(jù)格式、通信方式和通信波特率）后，CPU輸出命令字到8251A，使其與引腳有效（通知Modem），待Modem來的、以及8251A的TxRDY引腳有效（讀狀態(tài)字識別）后，CPU用輸出指令將發(fā)送數(shù)據(jù)輸出至8251A的發(fā)送數(shù)據(jù)緩沖寄存器（TxRDY變?yōu)闊o效），發(fā)送數(shù)據(jù)緩沖寄存器的內(nèi)容再送至發(fā)送移位寄存器（此時TxRDY又變?yōu)橛行?，等待CPU送來下一個發(fā)送數(shù)據(jù)），發(fā)送移位寄存器按照發(fā)送時鐘TxC的節(jié)拍將其內(nèi)容一位一位地移到TxD輸出數(shù)據(jù)線上，將數(shù)據(jù)由并行轉(zhuǎn)換成串行，逐位發(fā)送出去。計算機(jī)鍵盤到主板、光驅(qū)到存儲器、硬盤到主機(jī)的數(shù)據(jù)傳輸都有串行接口位于傳輸路徑上。n 四芯連線：2根用于差分信號的數(shù)據(jù)線，2根電源線。n 可提供或接受外設(shè)電源。常用的USB功能部件有U盤、移動硬盤：用作移動存儲，數(shù)碼相機(jī)：制作、存儲、傳輸圖像，等等。主機(jī)控制器根據(jù)請求的特點及當(dāng)前工作狀況，決定IRP請求的處理方式。處理完IRP后，主機(jī)根據(jù)IRP中的客戶標(biāo)志通知客戶。幀列表作為幀調(diào)度緩沖區(qū)，有4KB（一頁）大小，位于系統(tǒng)存儲器中。 (15) 簡述USB隊列是如何組織的？隊列頭QH有幾個指針？各多少位？都指向什么？ USB隊列用于組織控制傳送、中斷傳送和批傳送等三類傳送。隊列的縱向指針通常指向一個TD，若指向另一個QH時將裝入一個新的隊列。(2) 高性能總線結(jié)構(gòu)中，高速總線為什么能獨立于處理器？它通過什么和ＣＰＵ局部總線相連？高速總線通過高速緩存/橋接器緩沖后經(jīng)CPU局部總線與CPU相連，高速緩存/橋接器允許兩者在傳輸速度與信號線定義等方面有所不同，這樣處理器結(jié)構(gòu)變化不影響高速總線，因此使高速總線能獨立于處理器，反之亦然。PCI局部總線上連接有總線轉(zhuǎn)換控制邏輯，通常又稱“南橋”控制邏輯。同步通信方式中系統(tǒng)的所有模塊由單一時鐘信號控制，突出的優(yōu)點是簡單快速，缺點是系統(tǒng)中快速模塊必須遷就慢速模塊，總線響應(yīng)速度由速度最慢的模塊確定，使系統(tǒng)整體性能大為降低。 半同步方式兼具同步與異步兩者長處而產(chǎn)生的一種混合傳輸方式。 周期分裂式總線傳輸方式把一個總線讀周期分裂成兩個獨立的子傳輸周期。在系統(tǒng)具有多個主控模塊的情況下，基本消除了傳輸過程中的空閑等待狀態(tài)，提高了總線的利用率。讀入時也是由PCI橋先把輸入設(shè)備的數(shù)據(jù)成批裝進(jìn)PCI緩沖器中，在此過程中CPU可并行執(zhí)行其它操作；整個數(shù)據(jù)塊裝入緩沖器后，再快速讀進(jìn)CPU。因此PCI總線在奔騰機(jī)中得到廣泛的應(yīng)用。為了進(jìn)一步提高傳輸速率，下一代總線標(biāo)準(zhǔn)PCI Express采用了串行傳輸方式，傳輸速率極大提高，PCI Express32（32通道）雙向傳輸帶寬高達(dá)16GB/s。n PCIX允許目標(biāo)設(shè)備與單個PCIX設(shè)備交換數(shù)據(jù)，避免PCI總線必須在目標(biāo)設(shè)備和總線之間頻繁地交換數(shù)據(jù)。通常微機(jī)只有一個顯示器，只需一條高速數(shù)據(jù)傳送通道在系統(tǒng)內(nèi)存和顯示卡圖形控制器之間進(jìn)行數(shù)據(jù)傳輸即可，所以Pentium機(jī)主板上只有一個AGP插槽。當(dāng)有一個或多個設(shè)備爭用總線時，進(jìn)入仲裁期，經(jīng)仲裁，高優(yōu)先級設(shè)備獲得總線使用權(quán)，其他設(shè)備退出。在信息傳輸期，目標(biāo)端使C/D信號為“C”，進(jìn)入命令階段，目標(biāo)端使REQ有效，請求起始端發(fā)送命令的第一個字節(jié)（操作碼），起始端和目標(biāo)端使用REQ/ACK握手信號傳送命令的操作代碼及其后的附加字節(jié)；目標(biāo)端接受和解釋命令后，使C/D信號為“D”，使總線處于數(shù)據(jù)傳輸階段，并啟動I/O線，在起始端和目標(biāo)端之間用REQ/ACK握手信號線協(xié)調(diào)在數(shù)據(jù)線上傳輸數(shù)據(jù)；所有的請求數(shù)據(jù)傳輸完之后，目標(biāo)端使C/D信號為“C”，把狀態(tài)字節(jié)傳送到起始端；最后，目標(biāo)端使MSG信號有效，使總線處于消息輸入階段，傳送命令完成的有關(guān)消息。 SCSI總線的數(shù)據(jù)傳輸操作有四個階段，即空閑期、仲裁期、選擇（或重新選擇）期、信息傳輸期。PCIX性能優(yōu)越，在相同頻率下比PCI的性能提高14%～35%。(8) PCIX總線有那些特點？在相同頻率下，PCIX總線的性能比PCI總線能提高多少？ PCIX總線的特點如下：n PCIX支持66/100/133MHz工作頻率，支持32/64位總線寬度，允許的最大帶寬大1066MB/s。傳統(tǒng)的總線技術(shù)通過提高并行傳輸?shù)奈粩?shù)來提高性能，并行位數(shù)越多，制造難度越大，成本也越高。(6) PCI總線為什么能在Pentium機(jī)中得到廣泛的應(yīng)用？它有哪些優(yōu)越的性能？ PCI總線是一種開放的、不依賴于任何微處理器的先進(jìn)的局部總線，速度很高，性能優(yōu)秀：(1) PCI支持廣泛的基于微處理器的配置，包括單處理器和多處理器系統(tǒng)，支持迸發(fā)工作，特別適用于高速數(shù)據(jù)傳輸；(2) PCI總線與CPU異步工作，PCI總線上的外設(shè)可與CPU并行工作；(3) 兼容性好，PCI總線不受CPU限制，可同時支持多組外圍設(shè)備，能兼容已有的ISA、EISA、MCA、VESA等總線；(4) 具有PnP(Plug and Play：即插即用)功能。(5) PCI橋在PCI總線操作中起什么作用？它是如何使CPU脫離對I/O的直接控制從而使CPU與PCI并行工作的？ PCI橋就是PCI總線控制器，它獨立于處理器，采用獨特的FIFO(先進(jìn)先出)式