【正文】 C23工作在主模式，時鐘信號、DAC和ADC的幀同步信號FSXO和FSRO都由AIC23提供。　　單一時鐘信號時，一般的應用建議選擇晶體時鐘電路。VC540VC540，建議采用晶體時鐘電路；綜合各方面本課題采用如下時鐘電路 圖33 時鐘電路此電路只需晶體和兩個電容，價格便宜，體積小，能滿足時鐘信號電平要求，但驅動能力差，不可提供多個器件使用，頻率范圍?。?0kHz～60MHz），使用時還須注意配置正確的負載電容，使輸出時鐘頻率精確、穩(wěn)定。由于本電路設計中DSP芯片所需要的外加電壓為5V因此必須將220V的交流電壓變換成5V的直流電壓。DSP芯片上有4類典型的電源引腳：① I/O電源引腳；② CPU核電源引腳；③ Flash編程電源引腳（僅C2000系列DSP有）；④ 模擬電路電源引腳（僅C2000系列DSP有）。（2）外部數(shù)字電路。使用時，應該根據(jù)引腳對電源的要求將DSP系統(tǒng)的所有電源引腳連接到各自的供電電源上。用于計算機程序設計的語言分為機器語言、匯編語言和高級語言。初始化包括在該課題中所用到的內部結構和外部鏈接器件的初始化。（2）初始化語音編解碼芯片TLV320AIC23。所有的中斷都是通過PIE中斷擴展單元連接到各自相關的中斷線上的）：禁用CPU中斷。（7）始化MCBSP。MCBSP的初始化流程為：（1）使寄存器SPCR1和SPCR2中的XRST=RRST=FRST= 之前是DSP復位，則不需要這一步。（注意：設置這兩位時不能修改其所屬的寄存器的其他狀態(tài)）（6）如果需要內部產生幀同步信號，將FRST置位。（11）接收器和發(fā)送器有效前需要等待兩個時鐘周期。主程序流程圖如圖41:圖41圖42 輸入輸出流程圖TLV320AIC23對語音信號采集是通過其中的AD轉換采集輸入的語音信號，每采集完一個信號后，就將數(shù)據(jù)發(fā)送到DSP的McBSP接口上，DSP可以讀取到語音數(shù)據(jù)，每個數(shù)據(jù)為16位無符號整數(shù)，左右通道各有一個數(shù)值。若在讀取出語音數(shù)據(jù)后未進行PCM編碼則聲音信號要通過DSP芯片的McBSP接口傳出進一步等待中斷的開始。具體的做法是：用第二至第四位表示段落碼，它的8種可能狀態(tài)來分別代表8個段落的起點電平。若使用A/D轉換器，必須首先對A/D轉換器進行初始化設置，即設置A/D轉換器工作模式、輸入增益以及抽樣頻率等。（3） 將語音信號存儲在緩沖器或PC機中，然后根據(jù)需要在通過MCBSP接口傳輸?shù)紻SP芯片中并對信號進行解碼。輸入的模擬信號經過AIC23的音頻輸入輸出放大器再經過AD轉換功能變成數(shù)字信號，完成信息的采集。硬件部分分為三個模塊進行設計，首先是輸入輸出模塊的設計，即完成語音信號的采集。完成硬件的設計接著進行軟件部分的設計。進行A律壓縮編解碼。學校實驗室的良好學術氛圍與和諧的人際關系為我的學習和研究提供了良好的外部環(huán)境，衷心感謝實驗室的各位同學的大力支持與幫助。 0 參考文獻 35 參考文獻[1] 朱銘鋯：，2002[2] :人民郵電出版社，1984[3] 數(shù)字信號處理—:清華大學出版社，1998[4] 王世一 ；數(shù)字信號處理；北京理工大學出版社，1997年12月第二版[5] 姚天任 :華中科技大學出版社，1999年11月第一版[6] AN Introduction to [7] 萬國金；語音信號數(shù)字處理中語音編解碼算法的研究；南昌大學信息工程學院.[8] [9] RobetroCristi, Digital Signal Processing[10]SanjitKMitra,[11] 彭啟琮 管慶 DSP集成開發(fā)環(huán)境CCS及DSP/ 2004[12] 陳健 陳偉；DSP算法、[13] 蘇奎峰 TMS320X281X [14] 戴明禎，周建江TMS320C54XDSP結構、原理及應用北京:北京航空航天大學出版社，2002年3月[15〕尹勇，歐光軍，:北京航空航大大學出版社， [16] 張雄偉 鄒霞 賈沖；DSP芯片原理與應用；.[17] TMS320C28X系列DSP的CPU與外設++（上、下） 0 致謝 0 致謝在畢業(yè)論文完成之際，首先感謝王瑋老師的精心指導，在論文的設計過程中，老師給予了無私的幫助，為我解決了許多理論上與技術上的難題，在此表示衷心的感謝。本課題應用的技術主要是DSP編解碼原理即抽樣、量化和編解碼技術。最后是電源模塊，為DSP芯片提供正常工作電壓。存儲器經過需要再將語音數(shù)據(jù)通過DSP芯片F(xiàn)2812的接口McBSP的DR引腳傳送給芯片F(xiàn)2812，F(xiàn)2812將語音碼元進行解碼，將解碼后的數(shù)據(jù)仍然通過McBSP接口的DX引腳傳輸給AIC23，AIC23對數(shù)據(jù)進行數(shù)模轉換轉換成模擬信號播放出來。輸出得到所聽到的聲音。在設計過程中應用到了DSP集成開發(fā)環(huán)境以及DSP算法等，實現(xiàn)了以下功能：（1） 首先應用TLV320AIC23完成了語音信號的采集并完成語音信號模擬信號到數(shù)字信號的轉換。這樣處理的結果，8個段落被劃分為27=128個量化級。在13折線法中，無論輸入信號是正是負，均按8段折線（8個段落）進行編碼。若McBSP中斷未產生則繼續(xù)等待中斷。主程序流程圖對語音信號進行采集的時候要先對CPU的頻率和AIC23進行初始化，等待McBSP產生中斷如果產生中斷則等待McBSP通道0結束傳送后讀取語音數(shù)據(jù)并將信號存起來再一次等待中斷。（8）根據(jù)需要設置數(shù)據(jù)采集寄存器（比如DXR1,2寫數(shù)）（9）令XRST=RRST=1來使能串口。（3）等待兩個時鐘周期，保證內部完全同步。MCBSP通過一系列得存儲器映射控制寄存器來進行配置和操作。（5）禁用CPU中斷和清除所有所有CPU中斷指令。由于CPU沒有能力處理所有的CPU級的中斷，因此C281X的CPU除了支持16個CPU級中斷外還有一個中斷擴展控制器來仲裁外設中斷。C281X ~10倍的倍頻）、看門狗（WATCHDOG主要用來見車軟件和硬件的運行狀態(tài)。 軟件總體設計DSP系統(tǒng)工作前要先進行初始化，才能保證系統(tǒng)運行的正常與結果的精確。具體電路圖如如35所示：圖35 電路轉換電路 5 第四章第四章 系統(tǒng)軟件設計一個典型應用系統(tǒng)的設計包括硬件設計和軟件設計，硬件電路的設計包含著軟件的設計思路，軟件的設計又能更好的發(fā)揮硬件的功能。 （3）外部模擬電路。例如，、。C1采用1000u的平滑電容，C2為防止發(fā)生振蕩和抑制高頻干擾，C3為穩(wěn)定輸出電容，對于降低輸出紋波、輸出噪聲及負載電流變化的影響有良好的效果，R2，C4進一步對輸出電壓進行濾波，確保電壓的穩(wěn)定。也可不使用片內振蕩電路，直接由外部提供時鐘信號?！　”M量使用DSP片內的PLL，降低片外時鐘頻率，提高系統(tǒng)的穩(wěn)定性。TI DSP系統(tǒng)中的時鐘電路主要有三種：晶體電路、晶振電路、可編程時鐘芯片電路。其中SDIN與SDA為數(shù)據(jù)線，SCLK與SCL為串行時鐘線。時鐘形式和幀同步的控制信息通過以下引腳來傳遞：CLKX（發(fā)送時鐘）、CLKR（接收時鐘）、FSX（發(fā)送時鐘）、FSR（接收幀同步。語音信號的輸入：AIC23通過其中的AD轉換采集輸入的語音信號，每采集完一個信號后，將數(shù)據(jù)發(fā)送到DSP的McBSP接口上，DSP可以讀取到語音數(shù)據(jù)，每個數(shù)據(jù)為16位無符號整數(shù)，左右通道各有一個數(shù)值。從AIC23輸出地數(shù)據(jù)信號通過DSP的McBSP接口再輸入到DSP芯片F(xiàn)2812中進行信號處理，F(xiàn)2812對輸入的信號進行編碼使信號成為可以在信道中傳輸?shù)拇a并將這些碼元存儲起來。一旦寄存器的位區(qū)和共用體定義確定，寄存器文件結構就可以使用共用體的形式來定義。由于在各硬件平臺上采用位區(qū)定義的方法缺乏通用性，因此在C28x上進行位區(qū)定義需遵循如下原則：（1）位區(qū)成員在存儲空間中從右向左排列，即寄存器的低有效位或第0位存放在位區(qū)的第一個位置?？墒褂胮ragma DATA_SECTION偽指令為寄存器文件變量創(chuàng)建一個自定義段，再將該段通過鏈接命令文件定位到特定地址中去。每個寄存器文件結構在編譯時都會直接將外設寄存器映射到相應的存儲空間。(3)為指定的外設寄存器增加位區(qū)的定義。所以用戶工程注明使用C的支持庫。 當使用標準C語言編程時。（2）鏈接命令文件：該文件包含了DSP和目標板的存儲器空間的定義以及代碼段、數(shù)據(jù)段是如何分配到這些存儲空間的。數(shù)據(jù)圖形顯示工具，可繪制時域/頻域波形、眼圖、星座圖等，并可以自動刷新。支持多片 DSP 聯(lián)合調試。因為，VC2000系列的CCS中沒有DSP/BIOS功能,也稱為CC(Code Composer),以示區(qū)別。 DSP程序設計基礎 集成開發(fā)環(huán)境CCS介紹CCS（Code Composer Studio)是一個完整的集成開發(fā)環(huán)境，也是目前使用使用最為廣泛的DSP開發(fā)軟件之一。相反，DSP芯片的數(shù)字信號可經過MCBSP1傳送至AIC23芯片，經過數(shù)模轉換以語音信號的形式輸出。 芯片TLV320AIC23的使用該芯片的典型應用是應用在音頻模塊中。若XTI連接外部時鐘源，則此腳不用（3） 芯片TLV320AIC23的功能結構芯片TLV320AIC23有一個大多數(shù)音頻解碼器所不具有的模擬旁路設置，它能夠將模擬信號直接送出去回放，而不經過A/D轉換，這對于系統(tǒng)調試非常有用。額定0dB輸入水平是1V，~12DB的增益SCLK控制口串行數(shù)據(jù)時鐘對于SPI和兩線控制模式，這是串行時鐘輸入SDIN控制口串行數(shù)據(jù)輸入。MICBIAS對駐極體傳聲器偏差調整緩沖的低噪聲電壓。額定0dB輸入水平是1V，~12DB的增益LOUT左立體聲混音頻道線輸出，額定輸出水平是1VLRCINI2S DAC字時鐘信號。對于SPI控制模式，該輸入作為數(shù)據(jù)鎖存控制。BVDD緩沖器供應輸入。表29管腳的名稱與功能在下表： 引腳功能AGND模擬地AVDD模擬電源供應輸入。節(jié)電模式為15μw)。TLV320AIC23的模／數(shù)轉換器(ADC)和數(shù)，模轉換器(DAC)集成在芯片內部．采用先進的Σ△過采樣技術．可以在8kHz至96kHz的采樣率下提供16bit、20bit、24bit和32bit的采樣數(shù)據(jù)。MCBSP與其接口設備進行數(shù)據(jù)通信時，通過傳輸引腳（DX）來發(fā)送，通過接收引腳（DR）來接收。（16）選擇首先發(fā)送/接收高八位或者低八位。（12）幀同步和數(shù)字鐘的極性可編程。（8）接口可直接連接于工業(yè)標準的多媒體數(shù)字信號編解碼器、模擬接口芯片以及其他串行連接的A/D和D/A轉換器。（4）128個通道用于傳送和接收。 MCBSP接口介紹MCBSP的特性： MCBSP是建立在TMS320C2X ,C20X, C5X以及C54X設備上的標準串行口。外設中斷擴展模塊PIE（The peripheral interrupt expansion block）使得多個中斷源復用幾個中斷輸入信號。F2812的中斷可由硬件(中斷引腳、外部設備、片內外設)或軟件(INTR、IFR指令或TRAP指令)觸發(fā)。PF0、PF1及PF2各寄存器的映射分布情況分別見表2表25和表26。 2. 中斷向量：圖23中指出了M0向量、PIE向量、BootROM向量及XINTF向量使能時的條件及各自的映射空間。TMS320F2812的主