基于dsp芯片tms320c5410實現(xiàn)語音識別(文件)
【正文】 2channelTimer 1 1 2 1 1 1 2? 軟件可編程等待狀態(tài)發(fā)生器；? 可編程分區(qū)轉(zhuǎn)換邏輯電路；? 帶有片內(nèi)振蕩器或用外部時鐘源的片內(nèi)鎖相環(huán)（PLL）時鐘發(fā)生器；? 外部總線關(guān)斷控制，以斷開外部的數(shù)據(jù)總線、地址總線和控制信號；? 具有總線保持功能的數(shù)據(jù)總線；? 可編程定時器；? 根據(jù)不同型號芯片配置有時分多路串口（TDM） ，緩沖串口（BSP）或多通道緩沖串口（McBSP） ；? 并行主機接口（HPI） ；（5）電源功耗控制? 可用 IDLEIDLE2 和 IDLE3指令控制其降功耗模式；? 可控制是否輸出 CLOUT信號；（6）在片仿真接口? 具有符合 IEEE （JTAG） ；8（7）不同型號芯片單周期執(zhí)行時間Features ˊC541～8ˊ549 ˊC5402 ˊC5409 ˊC5410 ˊC5416 ˊC5420頻率（MHZ）40～80 120 100 100 100 160 100MIPS 40～80 120 100 100 100 160 200周期時間(ns)25～125 10 10 10 10核電壓(V) 3 I/O電壓(V) 圖 2是 TMS320C54X的內(nèi)部硬件組成框圖。]3[9圖 3 TMS320C54X DSP 內(nèi)部硬件組成框圖 總線結(jié)構(gòu)從ˊC54X 結(jié)構(gòu)圖中可以看出ˊC54X 片內(nèi)有 8條 16位主總線，1 組程序總線（PB，PAB） ，2 組讀數(shù)據(jù)總線(CB、CAB；DB、DAB)，1 組寫數(shù)據(jù)總線（EB、EAB） 。這種改進功能，連同雙操作數(shù)的特性，支持在一個周期內(nèi)執(zhí)行 3操作數(shù)指令（如 FIRS指令） ，提高運算效率。CPU基本上是由下列各單元組成：? 40位算術(shù)邏輯運算單元（ALU） ；? 2個 40位累加器（ACCA，ACCB） ；? 一個16～30 位的桶形移位寄存器；? 乘法器/加法器單元（MAC） ；? 比較、選擇和存儲單元（CSSU） ；? 指數(shù)編碼器；CPU 狀態(tài)和控制寄存器；下表列出了各種尋址方式所用到的總線情況。（1） ALU的輸入源：圖 5中 ALUX端的輸入數(shù)據(jù)為下列 2個數(shù)據(jù)中的一個：? 移位寄存器的輸出（32 位或 16位數(shù)據(jù)存儲器操作數(shù)或累加器中的數(shù)值） ，經(jīng)移位寄存器移位后的輸出） ；? 來自數(shù)據(jù)總線 DB的數(shù)據(jù)存儲器操作數(shù)；當(dāng) 16位數(shù)據(jù)存儲器操作數(shù)加到40位 ALU輸入時，根據(jù)狀態(tài)寄存器 ST1的狀態(tài)位 SXM（符號擴展位）的狀態(tài)選擇： 若 SXM＝0，則高位填零；若 SXM＝1，則高位為符號擴展。(i)溢出處理：在字長有限時，兩個數(shù)相加會產(chǎn)生溢出，對溢出處理有兩種方式，一是飽和處理，另一是不做任何處理（若是補碼運算，就是緾繞(wrap)處理） 。溢出發(fā)生后，相應(yīng)的溢出標(biāo)志位（OVA 或 OVB）置 1，直到復(fù)位或執(zhí)行溢出條件指令（例如溢出后做條件轉(zhuǎn)移；也可用 RSBX指令對 OVA或 OVB清零） 。否則加法后被復(fù)位，減法后被置位。．5 TMS320C5410 并行 I/O口讀—寫—讀操作定時圖I/O ReadI/O WriteCLKOUTA(15161。在本系統(tǒng)中，語音充當(dāng)大部分人機界面的角色，盡管省去復(fù)雜的鍵盤操作，而且用語音提示或語音操作回放代替一部分液晶文字提示。由于語音要經(jīng)過 DSP 處理，所以 MCU需要與 DSP 經(jīng)常交換信息，以便實現(xiàn)又友好的操作界面 。2 提供了 64Kbyte的片內(nèi) ROM。其主要指標(biāo)如下：1 片內(nèi) RAM為 128*8bit；片外為 64K*8bit片外 EPROM64K*8bit；2 40個引腳，其中由 32個 I/O口，5 個中斷源，2 個 16位定時器/計數(shù)器；3 需求電壓為 5V這些性能保證了系統(tǒng)主控能力，而且能夠提供靈活的外部接口，適于做進一步的改進能力和改進。DSP 串口 1用于語音輸入和輸出，串口 2用于與 MCU相連。 DSP與數(shù)據(jù) FLASH鎖存器DSP的數(shù)據(jù)總線中的 8位練到 FLASH存儲器的總線上，用 DSP的讀寫控制線 WR和 RD控制 FLASH控制的 CE端，以保證 DSP在進行其他總線操作時不會對該 FLASH芯片的“閑/忙”信號線上，監(jiān)視其股票那工作狀態(tài)；分別把兩個地址線 A8和 A9連到 FLASH芯片的兩個鎖存控制 CLE和 ALE上，以便控制總線的狀態(tài)。D8D15作為數(shù)據(jù)總線，BMS、RD、WR 分別用于控制存儲的片選以及讀寫操作信號 。在以后的討論中，除有特殊說明以外，所述內(nèi)容皆適用于 CHMOS芯片。此外，DSP器件提供 JTAG接口，具有更先進的開發(fā)手段，批量生產(chǎn)測試更方便，開發(fā)工具可實現(xiàn)全空間透明仿真，不占用用戶任何資源。它有專門的 FFT算法需要的特殊指令，
外語相關(guān)推薦
鄂ICP備17016276號-1