【正文】 U T 082X196X 2/ C L K I N97C L K M D 177C L K M D 278C L K M D 379C L K O U T94/ I A Q29/ M S C26/ H O L D A28/ H O L D30/ I O S T R B25/ M S T R B24R / / W23R E A D Y19/ P S20/ D S21/ I S22T M S 320V C 5402 P G EA0131A1132A2133A3134A4136A5137A6138A7139A8140A9141A105A117A128A139A1410A1511A16105A17107A18108A19109NC110NC143NC2D099D1100D2101D3102D4103D5104D6113D7114D8115D9116D10117D11118D12119D13121D14122D15123D S PV C 5 4 0 2A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0+ + Y11 6 . 9 MC 3 32 2 p FC 3 42 2 p F+ + C L K M D 3C L K M D 2C L K M D 1C L K M D 1C L K M D 2C L K M D 3A151 2 3 48 7 6 5S2S W D I P 4R81kR91kR101kR111kD15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0A19R 1 21KC 3 510uS1SW+ M P /M CB C L K 0F S O U TD O U TF S I ND I NM C L KCSS C L KS D INXFMP/MCN e t D S P _20N e t D S P _21N e t D S P _22N e t D S P _23N e t D S P _24N e t D S P _25 圖 9 DSP 電路 程序存儲(chǔ)器、數(shù)據(jù) FALSH 模塊 該部分電路選用的芯片是 SST39VF400，它 是一個(gè)低功耗 FLASH，工作在 至 電壓下，存儲(chǔ)容量位 256K，其中的數(shù)據(jù)可以保持 100 年以上，可重復(fù)編程次數(shù)高達(dá) 10 萬(wàn)次 。 + 3 . 3 V+ 3 . 3 VC60 . 1 UC50 . 1 UC20 . 1 U415InM I C12 C410UC310U415OutS P E AKR14 . 7 KR L I N E I19M I C I N18L H P O U T9M I C B I A17V M I D16L O U T12R O U T13AVDD14AGND15B V D D1C L K O U T2B C L K3D I N4L R C I N5DOUT6L R C O U T7H P V D D8CS21M O D E22S D I N23S C L K24X T I /M C25X T O26DVDD27DGND28H P G N D11R H P O U T10L L I N E I20A I CT L v 3 2 0 A2 3C710U+ 3 . 3 VM C L KCSD O U TF S I ND I NF S O U TB C L K 0C110US D I NS C L K 圖 6 語(yǔ)音采集與輸出電路 在這個(gè)語(yǔ)音處理平臺(tái)上，利用 TMS320VC5402 的 McBsp1 對(duì) AIC 初始化，利用McBsp0 與 AIC 進(jìn)行語(yǔ)音信號(hào)傳輸 。 AIC23 的模數(shù)轉(zhuǎn)換（ ADCs）和數(shù)模轉(zhuǎn)換（ DACs）部件高度集成在芯片內(nèi)部，采用了先進(jìn)的 Sigma－ delta 過(guò)采樣技術(shù)，可以在 8K到 96K 的頻率范圍內(nèi)提供 16bit、 20bit、 24bit 和 32bit的采樣， ADC和 DAC 的輸出信噪比分別可以達(dá)到 90dB 和 100dB。 東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè) (論文 ) 主要芯片介紹 表 33 引腳功能 TCK 時(shí)鐘信號(hào) GND 信號(hào)地 TDO 數(shù)據(jù)接收端 VCC 電源 TMS JTAG 編程端口控制器 TDI 數(shù)字發(fā)送端 GND 信號(hào)地 其他 懸空 TPS767D318 的主要特點(diǎn)及引腳功能 TPS767D318 的特點(diǎn) TPS767D318 是 TI 公司推出的雙路低壓差電源調(diào)整器 , 主要應(yīng)用在需要雙電源供電的 DSP 設(shè)計(jì)中。 對(duì)于由 TDI端輸入到器件的掃描信號(hào) 共有兩個(gè)狀態(tài) 變化路徑 :一個(gè)用于移入指令到指令寄存器 ； 另一個(gè)用于移入數(shù)據(jù)到有效的數(shù)據(jù)寄存器 ,該寄存器由當(dāng)前指令確定 。 TRST( Test Reset Inp ut)TAP 控制器復(fù)位信號(hào) 。 對(duì)這些寄存器的訪問(wèn)都是通過(guò) TAP( Test Access Port )實(shí)現(xiàn)的 , TAP 的五個(gè)基本信號(hào)是 :TCK( Test Clock Inp ut )為 TAP 控制器提供的時(shí)鐘信號(hào) 。 這些寄存器連接起來(lái)形成了邊界掃描鏈 ， 一般芯片都提供幾條邊界掃描鏈 。 JTAG相關(guān)部分主要包括掃描鏈 ,寄存器和 TAP控制器及部分組成 。 Cpld 主要是由可編程邏輯宏單元（ LMC， Logic Macro Cell） 圍繞中心的可編程互連矩陣單元組成，其中 LMC 邏輯結(jié)構(gòu)較復(fù)雜，并具有復(fù)雜的 I/O單元互連結(jié)構(gòu)，可由用戶根據(jù)需要生成特定的電路結(jié)構(gòu)，完成一定的功能 。TLC320AIC23也是出自 TI公司 ,該芯片的數(shù)字接口設(shè)有一種專門的 DSP工作模式 ,使它與 TMS320VC5402 之間的通信十分方便 。 如圖 2 所示 ,通過(guò)設(shè)置 MODE 引腳為零 ,使 TLC320AIC23 控制接口的三個(gè)引腳 / CS、 SDIN、 SCL K 工作在 SPI 方式 , 接收 DSP 發(fā)出的指令 。 McBSP 包括數(shù)據(jù)通路和控制通路兩部分，并通過(guò) 7個(gè)引腳 與 外部器件相連，各引腳定義 : 表 32 引腳部分功能 管腳 功能 DX 發(fā)送引腳， 與 McBSP 相連接發(fā)送數(shù)據(jù) DR 接受引腳，與接受數(shù)據(jù)總線相連接 CLKX 發(fā)送時(shí)鐘引腳 CLKR 接受時(shí)鐘引腳 FSX 發(fā)送幀同步引腳 FSR 接受幀同步引腳 TLC320AIC23 音頻 Codec TLC320AIC23 是 TI 公司生產(chǎn)的高性能立體聲音頻編解碼器芯片 。 當(dāng) McBSP 中具有發(fā)送功能的部分引腳被選作 GPIO時(shí)， PCR 中的 DXSTAT 位的值被送到 DX。 同理，當(dāng) FS（ R／ X） M＝ 1時(shí)， FS（ R／ X）選作輸出管腳 。 VC5402及以后的 VC54x 系 列芯片所引入的 McBSP 功能除了用作一般的 BSP 外，在兩種情況下，其部分串口管腳（ CLKX、 FSX、 DX、 CLKR、 FSR、 DR）還可以被用作 GPIO，這兩種情況是： （ 1）相關(guān)的串口處在復(fù)位狀態(tài)，即，串口控制寄存器 SPCR〔 2〕的（ R／ X） RST 位為 0； （ 2）相關(guān)的串口被允許用作 GPIO，即，管腳控制寄存器 PCR 的（ R／ X） IOEN位置 1。 用SSBX 指令可以將 ST1 的 XF 位置 1， XF 腳輸出高電平 。 即分支控制輸入引腳，被用來(lái)監(jiān)視外圍設(shè)備的狀態(tài) 。 因 為具有以 上 特性，使 HPI 為各 工 業(yè)標(biāo)準(zhǔn)主機(jī)設(shè)備提供了靈活而有效的 接口，另外 HPI 大大簡(jiǎn)化了主機(jī)和 DSP 之問(wèn)的數(shù)據(jù)交換 。 東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè) (論文 ) 主要芯片介紹 Ol:訪問(wèn) HPI的數(shù)據(jù)寄 存器 HPID,并且地址寄存器 HPIA 自動(dòng)加 1或 減 1 10:訪問(wèn) HPI的地址寄存器 HPIA，對(duì)該寄存器進(jìn)行讀或?qū)懖僮?。 表 31 HPI 管腳定義 管腳 狀態(tài) 功能 HDOHD7 I/O/Z HPI接口數(shù)據(jù)線 HAS I 地址鎖存使能 (ALE)或地址選通 HBIL I 字節(jié)識(shí)別輸入 。 引腳控制寄存器 (PCR)既包含 McBSP 的狀態(tài)信息，也 包含配置信息 。 TMS320VC5402 處理器在本系列中處于先進(jìn)水平 。 東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè) (論文 ) 主要芯片介紹 (4)智能外設(shè) 。 VC5402 指令周期為 1Ons/a (2)優(yōu)化的 CPU 結(jié)構(gòu) 。5402 具有高性能、低功耗和低價(jià)格等特點(diǎn) 。 方案設(shè)計(jì)框圖如 3所示 ： 圖 3 系統(tǒng)方案原理圖外擴(kuò) 64K SRAM CY7C1021V 外擴(kuò) 256K FLASH SSTVF400 無(wú)源晶振 音頻 Codec TLV320AIC23 復(fù)位邏輯 JTAG 接口 JTAG 接口 DSP TMS320VC5402 CPLD EMP7064 Line In Line Out 電源模塊 東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè) (論文 ) 主要芯片介紹 3 主要芯片介紹 TMS320VC5402【 16】 功能介紹 作為 DSP家族高性價(jià)比代表的 16 位定點(diǎn) DSP 芯片， VC5402 適用于語(yǔ)音通信等實(shí)時(shí)嵌入應(yīng)用場(chǎng)合 。 每取一次 ,完成一次乘法 累加 。Wn是濾波器的截止頻率 。 比如在字長(zhǎng) 16bit(即左右聲道的采樣各為 16 bit),幀長(zhǎng)為 32 bit的情 況下 ,采用 DSP Mode幀信號(hào)寬度 1 bit即可 。 由于 DSP沒(méi)有提供 I2C接口 ,于是采用 SPI模式 。 AIC23和 DSP的無(wú)縫連接如圖 2所示 ,數(shù)字控制口 (SCLK,SDIN,/CS)與 McBSP1相連 ； 數(shù)字音頻 (LRCOUT,LRCIN,DOUT,DIN,BCLK)與 McBSP0相連 。 如圖 1所示 ,AIC23有兩個(gè)數(shù)字接口 ,其一是由 /CS,SDIN,SCLK和 MODE構(gòu)成的數(shù)字控制接口 ,通過(guò)它將芯片 的控制字寫入 AIC23。 VC5402的多通道帶緩沖的串行口 McBSP的硬件部分是基于標(biāo)準(zhǔn)串行口的 。 JTAG接口電路 JTAG【 13】 是 JOINT TEST ACTION GROUP的簡(jiǎn)稱 . IEEE 1149. 1 標(biāo)準(zhǔn)即 JTAG標(biāo)準(zhǔn)由 JTAG組織最初提出 ,最終由 IEEE批準(zhǔn)并且標(biāo)準(zhǔn)化的 。 通常情況下 ,要求 CPU內(nèi)核電源先于或同步于 I/O上電 ,二者時(shí)間相差不能太長(zhǎng)(一般不能大于 1S,否則會(huì)影響器件的壽命或損壞器件 )。 電源電路設(shè)計(jì) 一個(gè)穩(wěn)定可靠的電源是一個(gè)系統(tǒng)的最有力支柱，因此我們選用了 TI 公司的TPS767D318【 12】 電源方案，該方案電路簡(jiǎn)單且無(wú)須調(diào)試 。 系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路 （ ASIC， Application Specific Integrated Circuit） 芯片，而且希望 ASIC 的設(shè)計(jì)周期盡可能短，最好是在實(shí)東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè)論文 系統(tǒng)方案設(shè)計(jì) 驗(yàn)室里就能設(shè)計(jì)出來(lái)合適的 ASIC【 9】 芯片，并且立即投入實(shí)際應(yīng)用之中，因而出現(xiàn)了現(xiàn)場(chǎng)可編程邏輯器件 FPLD，其中應(yīng)用最廣泛的當(dāng)屬現(xiàn)場(chǎng)可編程陣列 FPGA 和復(fù)雜可編程邏輯器件 CPLD。 所以 AIC23是一款非常理想的音頻模擬 I/O器件 ,可以很好地應(yīng)用在隨身聽(tīng) (如 CD,MP3等 )、錄音機(jī)等數(shù)字音頻領(lǐng)域 。 與 TMS320C54X系列的其他芯片相比 ,VC5402以其獨(dú)有的高性能、低功耗和低價(jià)格特性 ,VC5402適用于無(wú)線調(diào)制解調(diào)器、機(jī)頂盒 (STB)、下一代個(gè)人數(shù)字助理 (PDA)、集群電話、局域網(wǎng)電