【正文】 在所選等級前的□內(nèi)畫“√”）教研室主任（或答辯小組組長）： （簽名）年 月 日教學(xué)系意見：系主任： （簽名）年 月 日摘 要近三十年發(fā)展起來的高頻地波雷達，是一種可以連續(xù)監(jiān)測大面積海域的海洋遙感設(shè)備，能探測到海洋表面風(fēng)、浪、流等基礎(chǔ)要素的信息，以及海面上低速移動的艦船、低空飛行的飛機等硬目標(biāo)，具有覆蓋范圍大，探測精度高，運行費用低廉，實時性好，不受天氣及海洋氣象條件影響等突出特點，在海洋開發(fā)和利用方面具有廣闊的應(yīng)用前景。數(shù)字信號處理技術(shù)和數(shù)字上/下變頻技術(shù)是構(gòu)建高頻雷達通用硬件平臺的關(guān)鍵技術(shù)。由DSP芯片TMS320VC5409產(chǎn)生低頻基帶信號，內(nèi)插提高數(shù)據(jù)率，并控制正交數(shù)字上變頻器AD9857在數(shù)字域完成二次內(nèi)插、正交調(diào)制、D/A變換等，輸出調(diào)制后的模擬信號，完成雷達發(fā)射通道的數(shù)字上變頻和數(shù)模轉(zhuǎn)換的功能。 高頻地波雷達 1167。 高效數(shù)字濾波理論 12 半帶濾波器（HB） 12　積分梳狀濾波器(CIC) 13167。 雷達基本參數(shù)設(shè)計 25第四章 硬件電路設(shè)計 27167。 印制電路板（PCB）設(shè)計 39第五章 系統(tǒng)軟件設(shè)計 43167。海上的任何活動，無論是海洋開發(fā)與研究，還是海洋環(huán)境監(jiān)測、災(zāi)害預(yù)報和保衛(wèi)領(lǐng)海主權(quán)，都依賴于對風(fēng)、浪、流、潮等海洋環(huán)境要素基礎(chǔ)數(shù)據(jù)、變化規(guī)律的掌握和預(yù)測預(yù)報。高頻地波雷達用于海洋環(huán)境監(jiān)測具有明顯的優(yōu)勢：覆蓋范圍大，探測精度高，運行費用低廉，實時性好，不受天氣及海洋氣象條件影響，可全天候工作，并能探測到視距以外的海域，是現(xiàn)有海洋遙感設(shè)備不可替代的關(guān)鍵技術(shù)[1,2,3]。設(shè)計雷達系統(tǒng)的傳統(tǒng)方法是根據(jù)探測目標(biāo)的性質(zhì)，采用基于硬件、面向用途的設(shè)計方法，設(shè)計出的雷達系統(tǒng)往往功能比較單一、靈活性差，無法適應(yīng)在不同的環(huán)境下對不同屬性的目標(biāo)進行智能化跟蹤探測的需要，若探測任務(wù)變更，原有的設(shè)備就可能無法勝任，需要更換整套設(shè)備。 基于軟件無線電的雷達通用平臺軟件無線電是在20世紀(jì)90年代初期提出來的一種新的無線通信系統(tǒng)體系結(jié)構(gòu)。 軟件無線電概述眾所周知，由于無線通信設(shè)備簡單、便于攜帶、易于操作、架設(shè)方便等特點，在現(xiàn)代通信中的起著舉足輕重的作用，廣泛的應(yīng)用也使得無線通信系統(tǒng)的種類越來越多，越來越復(fù)雜。軟件無線電的主要特點可以歸納如下：1. 系統(tǒng)功能軟件化：軟件無線電將A/D和D/A變換盡量向射頻端靠攏,將中頻以下全部進行數(shù)字化處理，使通信功能由軟件來控制，硬件系統(tǒng)的更新?lián)Q代變成軟件版本的升級，開發(fā)周期與費用大為降低。4. 系統(tǒng)監(jiān)控方便：由于軟件無線電至少在中頻以下進行數(shù)字化處理,通過軟件就可很方便地完成寬帶天線監(jiān)控、系統(tǒng)頻帶調(diào)整、信道監(jiān)測與自適應(yīng)選擇、信號波形在線編程、調(diào)制解調(diào)方式控制及信源編碼與加密處理。因此軟件無線電成為數(shù)字雷達系統(tǒng)的突破性技術(shù)。發(fā)射信號的產(chǎn)生過程是：先由DSP產(chǎn)生兩個正交的基帶，經(jīng)軟件調(diào)制后送入數(shù)字上變頻器（DUC）中進行內(nèi)插處理、正交數(shù)字混頻，以提高輸出信號的數(shù)據(jù)率，輸出的數(shù)據(jù)送入數(shù)/模轉(zhuǎn)換器（DAC），由DAC變成模擬中頻信號，然后經(jīng)過濾波和功率放大后進入混頻器混頻得到射頻信號，再經(jīng)過射頻端電路送到天線上發(fā)射出去。如圖中標(biāo)識的，受限于目前DSP的處理能力，數(shù)字上/下變頻由專用的芯片來完成，然而隨著數(shù)字技術(shù)的進一步發(fā)展，DSP芯片的規(guī)模和速度的進一步提高，最終所有的數(shù)字信號處理將由DSP芯片完成，從而真正實現(xiàn)軟件無線電。l 高速數(shù)字信號處理技術(shù)DSP芯片是軟件無線電的靈魂和核心所在，軟件無線電的靈活性、開放性、兼容性等特點主要通過DSP芯片為中心的通用硬件平臺及DSP軟件來實現(xiàn)。上面提到，如果采樣速率較高，DSP處理數(shù)據(jù)的壓力將會非常大，即使是目前處理速度最快的單片DSP芯片TI公司的C6X系列，這還不能完全滿足軟件無線電的要求。目前采用的辦法是用DUC，DDC或FPGA等專用芯片先完成數(shù)據(jù)處理的部分功能，再用DSP處理剩余的工作。而數(shù)字上變頻技術(shù)可以實現(xiàn)高精度，高線性度，無諧波分量的頻譜搬移，而且由于有內(nèi)插過程，基帶信號的速率可以較低，這也為DSP處理基帶數(shù)字信號的調(diào)制編碼減輕了負(fù)擔(dān)。DSP產(chǎn)生的兩路正交、同相數(shù)據(jù)通過DUC處理得到所需載頻的模擬信號；而采樣數(shù)據(jù)通過DDC處理后形成正交、同相兩路輸出，兩個通路上所用的處理單元相同，保證了兩路輸出在幅度和相位上具有較好一致性。目前常用的解決辦法是使用多片高速低分辨率的DAC（電流輸出型）并聯(lián)工作，這樣既利用了低分辨率DAC的轉(zhuǎn)換速度，同時又提高了的分辨率。 本文各章內(nèi)容安排本文設(shè)計的基于DSP的數(shù)字上變頻方案是軟件無線電雷達通用平臺的一部分，由于目前DSP器件規(guī)模和速度的限制，利用DSP芯片對中頻信號直接進行數(shù)字上變頻還比較困難，因此采用了DSP芯片和正交數(shù)字上變頻器進行兩次上變頻完成。第二章 數(shù)字上變頻相關(guān)理論。針對脈沖壓縮體制的雷達：調(diào)頻連續(xù)中斷波（FMICW）進行了性能分析，重點闡述了其工作流程和測速、測距原理并進行matlab仿真。第五章 系統(tǒng)軟件設(shè)計。但這兩種方法都是在模擬域進行變頻，過多模擬器件的使用使得輸出端的諧波、噪聲及寄生頻率等難以抑制，同時不利于整個雷達系統(tǒng)的集成、修改與更新。兩種方式各有優(yōu)劣，前者結(jié)構(gòu)簡單，但高頻鏡像只會出現(xiàn)在原采樣頻率的整數(shù)倍位置上；而后者結(jié)構(gòu)上更加復(fù)雜，但可以搬移至頻譜任意位置。167。但是隨著采樣頻率的提高，采樣后的數(shù)據(jù)流速率相應(yīng)地提高，從而導(dǎo)致后續(xù)的信號處理速度跟不上；同樣的道理，在處理窄帶信號的時候，過低的采樣率又與后續(xù)的數(shù)字信號處理的速率不一致。所謂整數(shù)倍內(nèi)插是指在兩個連續(xù)原始抽樣點之間等距插入個零值，若設(shè)原始采樣序列為，則內(nèi)插后的序列 , (21)式中為內(nèi)插因子，對內(nèi)插后的信號進行離散傅立葉變換得到的頻譜為 . (22)圖22 給出了內(nèi)插前后信號的頻譜結(jié)構(gòu)，內(nèi)插后的信號頻譜是原始序列譜經(jīng)倍壓縮后得到的，其中圖22（b）為內(nèi)插后未濾波的頻譜圖，這時中不僅含有的基頻分量（圖中陰影部分所示），還含有頻率大于的高頻成分（的高頻鏡像）。式中的幅度增益是因為濾波后只保留個頻譜樣本中的一個，信號能量平均減少為原來的，由內(nèi)插的濾波器來彌補這個能量損失。抽取后序列的頻譜不是以為周期，疊加的結(jié)果卻是以為周期的，這是由序列傅立葉變換的性質(zhì)決定的。這種辦法雖然損失了少量高頻成分，但在信號恢復(fù)時可以確保需要的低頻成分能準(zhǔn)確地恢復(fù)出來，如圖25所示。以抽取為基礎(chǔ)的數(shù)字下變頻可以降低數(shù)字信號的速率和輸出載頻，由于基帶信號是低頻窄帶的，只要選擇合適的抽取因子，是完全可以保證將信號準(zhǔn)確恢復(fù)出來。由圖26可以看出，兩個級聯(lián)的低通濾波器都工作在相同的取樣率，所以可以用一個組合濾波器來代替，組合濾波器頻率特性應(yīng)滿足：. (26) 圖26 分?jǐn)?shù)倍采樣變換 多抽樣數(shù)字信號處理領(lǐng)域基本涉及的是多于一個抽樣率的數(shù)字系統(tǒng)的情況。167。圖27為一個由布哈窗生成的10階半帶濾波器幅頻、相頻圖。其Z變換形式為： . (210)式中。為了降低旁瓣電平，多采用多級CIC濾波器級聯(lián)的方法。167。同樣，若輸入信號的幅度有稍許偏差，還會使混頻輸出的兩路信號幅度也不一致。由于兩個正交本振序列的形成和相乘都是數(shù)字運算的結(jié)果，其正交性可完全得到保證。因而，數(shù)字域正交混頻形成中頻信號應(yīng)用的越來越廣[10,11,15,16]。因此，雷達波形參數(shù)在很大程度上決定了雷達檢測目標(biāo)的能力。在匹配濾波理論的指導(dǎo)下，一般采用非線性相位調(diào)制的辦法,，即采用脈沖壓縮技術(shù)獲得較大的時寬帶寬乘積信號，讓雷達系統(tǒng)發(fā)射寬度相對較寬、峰值功率較低的脈沖，通過對載頻進行編碼以增加發(fā)射波形的帶寬，然后在接收機中對回波波形實施壓縮，從而達到窄脈沖、高峰值功率的簡單脈沖體制雷達所具有的分辨能力和探測性能。 FMICW信號波形FMICW工作波形如圖31所示。假設(shè)目標(biāo)為理想點目標(biāo)，且目標(biāo)在距離雷達處以徑向速度臨近雷達站，則目標(biāo)回波時延為： （光速） (33)則其回波表達式可寫成： (34)其中為距離衰減因子，為接收天線方向圖。為了便于顯示，在圖32所示的回波信號處加入高斯噪聲，調(diào)整信噪比為，并在A/D轉(zhuǎn)換后做了抽取處理?？梢院雎砸恍┬〉南辔唬B續(xù)兩次掃頻的基帶信號之間的相位差為： . (310)式中為雷達的工作頻率。當(dāng)兩個目標(biāo)相當(dāng)接近，甚至落到同一距離元上時，需要采用超分辨等方法來區(qū)分兩個目標(biāo)；l 目標(biāo)在速度維峰值處比較尖銳，這是由于預(yù)設(shè)為勻速運動，若存在加速度，尖峰處會相應(yīng)的展寬。下面從性能角度對該體制進行分析[17,18,19,20,21,22]。若以主瓣歸一化，則旁瓣的幅度近似有關(guān)系，其中第一旁瓣電平最大可達，約為主瓣的21%（），如圖35所示。圖35 匹配濾波輸出信號5. 距離混疊和多普勒頻率混疊FMICW還有一個突出特點，其匹配濾波器對回波信號因目標(biāo)運動而引起的Doppler頻移不敏感，即使回波信號有較大的頻移，原來的匹配濾波器仍能起到脈沖壓縮作用，這對簡化雷達信號處理系統(tǒng)大有好處。 圖36 接收機輸出信號的頻譜分布在接收機輸出中，除包含的基帶信號外，還包含位于壓低波脈沖重復(fù)頻率及其諧波……兩邊的頻譜分布。同理，若海上目標(biāo)最大徑向速度為，則產(chǎn)生最大Doppler頻移為： (316)為了滿足采樣定理有，必須同時滿足： (317)由此看見FMICW體制的雷達的應(yīng)用還是有很大的局限性。 雷達基本參數(shù)設(shè)計設(shè)計要求：l 雷達發(fā)射采用FMICW體制；l 中頻信號：；l 距離分辨率：；基于前面關(guān)于FMICW的分析，根據(jù)發(fā)射通道數(shù)字上變頻總體規(guī)劃[2,3]，可得：掃頻帶寬：；取雷達工作頻率，在深水條件和飽和海態(tài)下， Bragg散射頻率為： 為了不產(chǎn)生多普勒頻譜混迭,根據(jù)采樣定理，采樣頻率需滿足：則采樣周期。掃頻斜率：。第四章 硬件電路設(shè)計本章闡明了整個硬件電路的設(shè)計過程：首先對整個數(shù)字上變頻硬件系統(tǒng)進行總體規(guī)劃，確定每一模塊的基本功能；再根據(jù)第三章設(shè)計的雷達參數(shù)，選擇合適的芯片；隨后重點說明了每個模塊的具體實現(xiàn)；最后針對本方案數(shù)?；旌想娐返奶攸c，指出了電路印制板設(shè)計的注意事項。再經(jīng)過D/A轉(zhuǎn)換成模擬信號，為了增大系統(tǒng)的驅(qū)動能力，采用差分耦合的方式輸出。雷達發(fā)射通道數(shù)字上變頻方案具體如圖41所示。 數(shù)字信號處理器TMS320VC5409數(shù)字信號處理器，又稱DSP芯片，是一種特別適合數(shù)字信號處理的微處理器。TMS320VC5409是低功耗16位定點數(shù)字信號處理器，其內(nèi)部硬件結(jié)構(gòu)如圖42所示，主要包括中央處理單元（CPU）、存儲器、片內(nèi)外設(shè)、電源等[23,24,25]。l OVLY位：若，片內(nèi)RAM映射到程序和數(shù)據(jù)存儲區(qū)；若，片內(nèi)RAM只映射到數(shù)據(jù)存儲區(qū)。當(dāng)DSP復(fù)位時，復(fù)位和中斷向量都映射到起始地址FF80H的第128頁的程序空間首地址。其中數(shù)據(jù)存儲器的低128字內(nèi)容如下：l CPU的寄存器（共26個），可以不需要插入等待周期進行訪問；l 外設(shè)寄存器用于對外設(shè)電路進行控制和數(shù)據(jù)存放。程序存儲器和數(shù)據(jù)存儲器空間的讀取時序與I/O空間的讀取時序不同，在于訪問I/O是對I/O映射的器件進行訪問。當(dāng)外設(shè)不處于工作狀態(tài)，內(nèi)部時鐘可以關(guān)斷，因此外設(shè)在正常運行模式或節(jié)電模式下，功耗較低。定時器最高分辨率為處理器地CPU時鐘速度。時鐘模式選擇引腳CLKMD1,2,3和時鐘模式寄存器CLKMD在輸入時鐘的基礎(chǔ)上配置CPU系統(tǒng)時鐘[23]?？梢酝ㄟ^該接口進行自舉加載。同時還提供IDLEIDLEIDLE3等指令來產(chǎn)生休眠狀態(tài)以進一步降低功耗。比較有代表性的數(shù)字上變頻器有AD公司的AD985AD9857和Harris公司的HSP50215以及Gray公司的四路發(fā)射芯片GC4114。 圖45 AD9857內(nèi)部結(jié)構(gòu)2. AD9857工作原理AD9857有以下三種工作模式： 1） 正交調(diào)制模式：DDS核心提供一個正交的本振信號（sin/cos）到正交調(diào)制器，在那里分別與兩路正交的（I/Q）數(shù)據(jù)相乘、相加，產(chǎn)生一個正交調(diào)制的數(shù)據(jù)流。AD9857對信號進行過采樣操作并保持原始信號頻譜不變。因此，在設(shè)計內(nèi)插因子時，應(yīng)該滿足并口輸入數(shù)據(jù)流比特率等于?？紤]到整個系統(tǒng)是一個實時系統(tǒng)，要求片內(nèi)外數(shù)據(jù)交換的速度盡可能快，這一點首當(dāng)其沖。 C5409的系統(tǒng)時鐘最高可達，即時鐘周期最低為，在訪問片外存儲器或外設(shè)時，可以手動設(shè)置插入最多14周期的等待時間，因此選擇的存儲器的速度于此相匹配即可。這里選擇了AM29LV160[32]。并且CPLD是基于EEPROM編程，斷電時編程信息不丟失，避免了現(xiàn)場可編程門陣列（FPGA）上電重新加載的問題，在實時系統(tǒng)中更占優(yōu)勢[31,32]。若要減小誤差，時鐘應(yīng)盡量靠近芯片，因此使用兩個的有源晶振，C5409不用倍頻，而AD9857倍頻數(shù)為4，工作頻率為。 電源模塊設(shè)計 C5409芯片電源電壓有和，其中提供I/O接口用，主要供器件內(nèi)部，包括CPU和其