【正文】 以不加括號；若運(yùn)算符不同則加括號分隔；（3）并“amp。 檢測clock的上升沿 clock‘EVENT AND clock=‘0’。 VHDL順序語句順序語句只能出現(xiàn)在進(jìn)程（PROCESS）、過程（PROCEDURE）和函數(shù)（FUNCTION）中，其特點(diǎn)與傳統(tǒng)的計(jì)算機(jī)編程語句類似，是按程序書寫的順序自上而下、一條一條地執(zhí)行。說明：該語句若出現(xiàn)在進(jìn)程或子程序中則是順序語句，若出現(xiàn)在結(jié)構(gòu)體中則是并行語句。 ELSE 順序語句。 … ELSE 順序語句。 ENTITY control_stmts ISPORT(a,b,c:IN BOOLEAN。 BEGIN IF a THEN n:=b。 END PROCESS。 ENTITY coder ISPORT(a:IN STD_LOGIC_VECTOR(0 TO 7)。039。END coder。200845154【】8線3線優(yōu)先編碼器的設(shè)計(jì) （真值表）200845155LIBRARY IEEE。 END IF。END control_stmts。200845152【】用VHDL語言描述下圖硬件電路LIBRARY IEEE。 流程控制語句200845151格式3：IF 條件句 Then 順序語句。 END IF。 VHDL賦值語句2008451481. 變量賦值語句格式：目標(biāo)變量名:=賦值源（表達(dá)式）；例如：x:=；2. 信號賦值語句格式：目標(biāo)信號名=賦值源。VHDL的順序語句有賦值語句、流程控制語句、等待語句、子程序調(diào)用語句、返回語句、空操作語句等六類。 200845146格式：屬性測試項(xiàng)目名‘屬性標(biāo)識符；S‘屬性標(biāo)識符 屬性（ATTRIBUTE）描述與定義語句200845144例如：TYPE number IS INTEGER RANGE 9 DOWNTO 0； I：=number‘LEFT；I=9 I：=number‘RIGTH；I=0 I：=number‘HIGH；I=9 I：=number‘LOW；I=0200845145EVENT——表示對當(dāng)前的一個(gè)極小的時(shí)間段內(nèi)發(fā)生事件的情況進(jìn)行檢測（如時(shí)鐘的邊沿）。 并 一維數(shù)組 *乘整數(shù)和實(shí)數(shù) /除整數(shù)和實(shí)數(shù) MOD 取模 整數(shù) REM求余 整數(shù) SLL邏輯左移 BIT或布爾型一維數(shù)組 SRL邏輯右移 BIT或布爾型一維數(shù)組 VHDL操作符200845139類型操作符 功能 操作數(shù)數(shù)據(jù)類型 算術(shù)操作符 SLA算術(shù)左移 BIT或布爾型一維數(shù)組 SRA算術(shù)右移 BIT或布爾型一維數(shù)組 ROL邏輯循環(huán)左移 BIT或布爾型一維數(shù)組 ROR邏輯循環(huán)右移 BIT或布爾型一維數(shù)組 **乘方 整數(shù) ABS取絕對值 整數(shù) 200845140類型操作符 功能 操作數(shù)數(shù)據(jù)類型 關(guān)系操作符 =等于 任何數(shù)據(jù)類型 /= 不等于 任何數(shù)據(jù)類型 小于 枚舉與整數(shù)及對應(yīng)的一維數(shù)組 大于 同上= 小于等于 同上= 大于等于 同上200845141類型操作符 功能 操作數(shù)數(shù)據(jù)類型 定義格式：TYPE 數(shù)組名 IS ARRAY （數(shù)據(jù)范圍） OF 數(shù)據(jù)類型；例如：TYPE data_bus IS ARRAY (7 DOWNTO 0) OF STD_LOGIC；定義數(shù)據(jù)總線，下標(biāo)由高到低，即D7位權(quán)值最高，D0位權(quán)值最低。 2008451251. 布爾（BOOLEAN）數(shù)據(jù)類型包括邏輯“假”（FALSE）和邏輯“真”（TRUE），定義語句：TYPE BOOLEAN IS（FALSE，TRUE）；以枚舉類型定義 2. 位（BIT）數(shù)據(jù)類型包括‘0’和‘1’，定義語句：TYPE BIT IS（‘0’，‘1’） 2008451263. 位矢量（BIT VECTOR）數(shù)據(jù)類型位矢量是用雙引號括起來的數(shù)字序列，如“0011”，X“00FD”定義語句：TYPE BIT VECTOR IS ARRAY（Natural Range〈〉）OF BIT；“〈〉”表示數(shù)據(jù)范圍未定界規(guī)則：使用位矢量必須注明位寬，例如：SIGNAL a：BIT VECTOR（7 DOWNTO 0）；定義a為由a(7)～a(0)構(gòu)成矢量，左為a(7)右為a(0)；2008451274. 字符（CHARACTER）數(shù)據(jù)類型字符是用單引號括起來的ASCII碼字符，如‘A’,‘a(chǎn)’,‘0’,‘9’定義語句：TYPE CHARACTER IS（ASCII碼字符表中的全部字符） 5. 整數(shù)（INTEGER）數(shù)據(jù)類型整數(shù)包括：正整數(shù)、負(fù)整數(shù)和零范圍：32位帶符號數(shù)原碼，即(2311)～+(2311)（2147483647～+2147483647） 200845128（NATURAL）和正整數(shù)（POSITIVE）數(shù)據(jù)類型自然數(shù)——包括0和正整數(shù)正整數(shù)——不包括0的正整數(shù) 7. 實(shí)數(shù)（REAL）數(shù)據(jù)類型由正、負(fù)、小數(shù)點(diǎn)和數(shù)字組成，如：，+，范圍：+38 TO ++38 2008451298. 字符串（STRING）數(shù)據(jù)類型字符串是用雙引號括起來的字符序列，也稱字符矢量或字符串?dāng)?shù)組。 2008451174. 下標(biāo)名——數(shù)組格式：標(biāo)識符（表達(dá)式）例如：b（3） 5. 段名——多個(gè)下標(biāo)名的組合格式：標(biāo)識符（表達(dá)式 方向 表達(dá)式）方向：TO——下標(biāo)序號由低到高 DOWNTO——下標(biāo)序號由高到低例如：D（7 DOWNTO 0）；表示數(shù)據(jù)總線D7～D0 D（0 TO 7 ）；表示數(shù)據(jù)總線D0～D7 200845118——存放各種類型數(shù)據(jù)的容器，包括變量、常量和信號 1. 變量（VARIABLE） 規(guī)則：只能在進(jìn)程（PROCESS）、函數(shù)（FUNCTION）和過程（PROCEDURE）中說明和使用的局域量定義格式：VARIABLE 變量名：數(shù)據(jù)類型{：=初始值} 例如：VARIABLE a：INTEGER VARIABLE b：INTEGER:=2； VHDL數(shù)據(jù)對象 200845119變量賦值語句： 目標(biāo)變量名：=表達(dá)式例如：VARIABLE x，y：REAL VARIABLE a，b：BIT VECTOR（0 TO 7）； x := ； y := +x； a := “1010101” a（3 TO 6） := （‘1’，‘1’，‘0’，‘1’）； a（0 TO 5） := b（2 TO 7）； 2008451202. 信號（SIGNAL）規(guī)則：信號是在結(jié)構(gòu)體（ARCHITECTURE）、程序包（PACKAGE）和實(shí)體中說明的全局量。 （1）文字字符串例如：”ABC”,”A BOY.”,”A”200845115（2）數(shù)值字符串——矢量格式：數(shù)制基數(shù)符號“數(shù)值字符串”其中： B——二進(jìn)制基數(shù)符號； O——八進(jìn)制基數(shù)符號； X——16進(jìn)制基數(shù)符號；例如： B“111011110”；矢量數(shù)組，長度為9 O“15”；等效B“001101”，長度為6 X“AD0”；等效B“101011010000”，長度為12 2008451163. 標(biāo)識符——是用戶給常量、變量、信號、端口、子程序或參數(shù)定義的名字規(guī)則：以字母開頭，后跟若干字母、數(shù)字或單個(gè)下劃線構(gòu)成，但最后不能為下劃線。END example4。 THEN Sig_save=D。END latch1。USE 。 s: IN STD LOGIC。ARCHITECTURE example2 OF h_adder ISBEGIN so=a XOR b。USE 。END or1。 結(jié)構(gòu)體的結(jié)構(gòu)：ARCHITECTURE 結(jié)構(gòu)體名 OF 實(shí)體名 IS[說明語句]；為內(nèi)部信號、常數(shù)、數(shù)據(jù)類型、函數(shù)定義BEGIN[功能描述語句]END ARCHITECTURE 結(jié)構(gòu)體名；200845106例如：或門的結(jié)構(gòu)體 ARCHITECTURE or1 OF temp1 IS SIGNAL y：STD_LOGIC；BEGIN y=a OR b； END ARCHITECTURE or1； 配置（CONFIGURATION）——把特定的結(jié)構(gòu)體關(guān)聯(lián)（指定給）一個(gè)確定的實(shí)體，為大型系統(tǒng)的設(shè)計(jì)提供管理和工程組織。200845102 實(shí)體（ENTITY）說明格式： ENTITY 實(shí)體名 IS [類屬參數(shù)說明] [端口說明] END 實(shí)體名； 規(guī)則：（1）類屬參數(shù)說明必須放在端口說明之前，用于指定如矢量位數(shù)、延遲時(shí)間等參數(shù)。專家認(rèn)為，在新世紀(jì)中，VHDL與Verilog語言將承擔(dān)起幾乎全部的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù)。 （2）VHDL的語言要素。執(zhí)行Quartus II主窗口“File”菜單的“Create/Update”項(xiàng)的“Create HDL Design File for Current File”命令，彈出產(chǎn)生HDL文件對話框，選擇產(chǎn)生VHDL或Verilog HDL類型文件。4. 編輯和編譯頂層設(shè)計(jì)文件 在新建的圖形編輯窗口中加入計(jì)數(shù)器lpm_couter0和只讀存儲(chǔ)器lpm_rom0元件后，再加入設(shè)計(jì)電路的輸入和輸出元件，按照波形發(fā)生器原理圖完成電路中的連線。另外，將“Alow InSystem Memory …”項(xiàng)選中，表示允許Quartus II能通過JTAG口對下載于FPGA中的ROM進(jìn)行在系統(tǒng)測試和讀寫。完成頁的參數(shù)設(shè)置后點(diǎn)擊“Next”按鈕，進(jìn)入ROM參數(shù)設(shè)置的“MegaWizard PlugIn Manager –LPM_ROM[page 2 of 4]”對話框頁面。用鼠標(biāo)點(diǎn)擊“OK”按鈕后彈出“MegaWizard PlugIn Manager[page 2c]”對話框頁面。完成上述操作后點(diǎn)擊“OK”按鈕。執(zhí)行Memory Radix項(xiàng)則可對存儲(chǔ)器單元中的數(shù)據(jù)基數(shù)進(jìn)行設(shè)置，存儲(chǔ)器數(shù)據(jù)有Binary、Hexadecimal、Octal、Signed Decimal和Unsigned Decimal等5種基數(shù)選擇。2. 建立存儲(chǔ)器初值設(shè)定文件 為了將數(shù)據(jù)裝入ROM中，在加入并設(shè)置ROM之前，應(yīng)首先建立一個(gè)存儲(chǔ)器初值設(shè)定文件（）。 完成計(jì)數(shù)器此頁的參數(shù)設(shè)置后點(diǎn)擊“Next”按鈕，進(jìn)入計(jì)數(shù)器參數(shù)設(shè)置的“MegaWizard PlugIn Manager –LPM_COUNTER[page 3 of 4]”對話框頁面。完成計(jì)數(shù)器此頁的參數(shù)設(shè)置后點(diǎn)擊“Next”按鈕，進(jìn)入計(jì)數(shù)器參數(shù)設(shè)置的“MegaWizard PlugIn Manager –LPM_COUNTER[page 2 of 4]”對話框頁面。在該對話框頁面中，選擇VHDL（或Verilog HDL）作為輸出文件的類型，并將生成的計(jì)數(shù)器名稱及保存的文件夾輸入到“What name do you want for the output file ？”欄目中。然后執(zhí)行“File”菜單的“New”命令，打開一個(gè)新的“Block Diagram/Schematic File ”編輯窗口。 設(shè)計(jì)原理 在波形發(fā)生器的原理圖中，lpm_counter0是LPM計(jì)數(shù)器，lpm_rom0是LPM只讀存儲(chǔ)器（ROM）。 MAX+PLUS Ⅱ設(shè)計(jì)項(xiàng)目的轉(zhuǎn)換 Quartus II軟件可以將MAX+PLUS Ⅱ設(shè)計(jì)的項(xiàng)目轉(zhuǎn)換到Quartus II環(huán)境下執(zhí)行，執(zhí)行Quartus II主窗口“File”菜單的“Convert MAX+PLUS Ⅱ Project…”命令，完成MAX+PLUS Ⅱ設(shè)計(jì)文件到的Quartus II設(shè)計(jì)項(xiàng)目的轉(zhuǎn)換，并建立Quartus II設(shè)計(jì)項(xiàng)目名稱（如cont10）。 硬件設(shè)置完成后，在返回到的設(shè)置編程方式窗口中，在“Mode:”欄目選擇Passive Serial模式，該模式適用于Altera公司的可編程邏輯器件。（3）下載設(shè)計(jì)文件 在Quartus II軟件界面上選擇“Tools”的編程器“Programmer”命令或者用鼠標(biāo)左鍵直接點(diǎn)擊“Programmer”命令按鈕，彈出設(shè)置編程方式窗口。GW48上的目標(biāo)芯片與外部設(shè)備連接的方式有十幾種，因此其實(shí)驗(yàn)?zāi)Ｊ揭灿惺畮追N。1. 基于GW48的編程下載過程 GW48的結(jié)構(gòu)與功能見本書的附錄A，基于GW48的 8位加法器設(shè)計(jì)的編程下載過程，包括選擇實(shí)驗(yàn)?zāi)Ｊ健⒁_鎖定和編程下載三個(gè)部分。6. 運(yùn)行仿真器 執(zhí)行“Processing”中的“Start Simulation”命令，對設(shè)計(jì)電路進(jìn)行仿真。節(jié)點(diǎn)信號選擇完畢后，點(diǎn)擊“OK”按鈕。在“Insert Node or Bus…”對話窗口中首先點(diǎn)擊“Node Finder…”鍵，彈出節(jié)點(diǎn)發(fā)現(xiàn)者（Node Finder）對話框。 20084564 編譯設(shè)計(jì)圖形文件 執(zhí)行Quartus II主窗