【正文】 C IS PORT ( CLK : IN STD_LOGIC。輸向0832的數(shù)據(jù) DISPDATA : OUT STD_LOGIC_VECTOR(7 DOWNTO 0) )。PROCESS(CLK, CLR, LM311) BEGIN IF CLR = 39。EVENT AND CLK = 39。 THEN CQI = CQI + 1。 DISPDATA = CQI WHEN LM311=39。（2）例91的缺點(diǎn)有2個(gè)：無法自動(dòng)搜索被測信號(hào)，每次測試都必須復(fù)位一次；由于每次搜索都是從0開始，從而“A/D轉(zhuǎn)換”速度太慢。實(shí)驗(yàn)十 樂曲硬件演奏電路設(shè)計(jì)1．實(shí)驗(yàn)?zāi)康膶W(xué)習(xí)利用例61的數(shù)控分頻器設(shè)計(jì)硬件樂曲演奏電路，學(xué)習(xí)較復(fù)雜系統(tǒng)的設(shè)計(jì)。我們知道，組成樂曲的每個(gè)音符的發(fā)音頻率值及其持續(xù)的時(shí)間是樂曲能連續(xù)演奏所需的兩個(gè)基本要素，問題是如何來獲取這兩個(gè)要素所對(duì)應(yīng)的數(shù)值以及通過純硬件的手段來利用這些數(shù)值實(shí)現(xiàn)所希望樂曲的演奏效果。SPEAKERA對(duì)clk輸入信號(hào)的分頻比由11位預(yù)置數(shù)Tone[10..0]決定。模塊TONETABA 是樂曲簡譜碼對(duì)應(yīng)的分頻預(yù)置數(shù)查表電路，其中設(shè)置了“梁?！睒非恳舴鶎?duì)應(yīng)的分頻預(yù)置數(shù)，共13個(gè)，每一音符的停留時(shí)間由音樂節(jié)拍和音調(diào)發(fā)生器模塊NOTETABS的clk的輸入頻率決定，在此為4Hz。這個(gè)計(jì)數(shù)器的計(jì)數(shù)頻率選為4Hz，恰為當(dāng)全音符設(shè)為1秒時(shí)，四四拍的4分音符持續(xù)時(shí)間。該ROM中的音符數(shù)據(jù)已列在例105中。（2）根據(jù)給出的乘法器邏輯原理圖及其各模塊的VHDL描述，在QuartusII上完成全部設(shè)計(jì)，包括編輯、編譯、綜合和仿真操作等。（4）填入新的樂曲，如“采茶舞曲”、或其它熟悉的樂曲。4．思考題（1）用LFSR設(shè)計(jì)可編程分頻器，對(duì)本實(shí)驗(yàn)中的音階發(fā)生電路的可編程計(jì)數(shù)器(實(shí)現(xiàn)可編程分頻功能)用LFSR替代。ENTITY Songer IS PORT ( CLK12MHZ : IN STD_LOGIC。 高8度指示 SPKOUT : OUT STD_LOGIC )。 END COMPONENT。 Tone : OUT STD_LOGIC_VECTOR (10 DOWNTO 0) )。 SpkS : OUT STD_LOGIC )。 BEGINu1 : NoteTabs PORT MAP (clk=CLK8HZ, ToneIndex=ToneIndex)?！纠?02】LIBRARY IEEE。 Tone : IN STD_LOGIC_VECTOR (10 DOWNTO 0)。BEGIN DivideCLK : PROCESS(clk) VARIABLE Count4 : STD_LOGIC_VECTOR (3 DOWNTO 0) 。139。139。 GenSpkS : PROCESS(PreCLK, Tone) 11位可預(yù)置計(jì)數(shù)器 VARIABLE Count11 : STD_LOGIC_VECTOR (10 DOWNTO 0)。 THEN IF Count11 = 167FF THEN Count11 := Tone 。 FullSpkS = 39。 END PROCESS。139。 THEN SpkS = 39。 END IF。【例103】LIBRARY IEEE。 HIGH : OUT STD_LOGIC。 CODE=0000。 CODE=0001。 WHEN 0010 = Tone=01110010000 。 912。039。 HIGH =39。 CODE=0110。 WHEN 0111 = Tone=10101011100 。1372。139。 HIGH =39。 CODE=0011。 WHEN 1100 = Tone=11001010110 。1622。139。 HIGH =39。 END CASE。USE 。END。END COMPONENT。EVENT AND clk = 39。 END PROCESS。 “梁祝”樂曲演奏數(shù)據(jù)DEPTH = 256 。 01: 3 。 05: 5。 09: 8。 13: 8。17: 12。 21:12 。 25: 9。 29: 9。 33: 9。 37: 7。 41: 5 。 45: 8。 49: 3。 53: 5。 57: 5。 61: 5 。 65:10。 69: 7。 73: 8。 77: 5。 81: 5 。 85: 6。 89: 6。 93: 6。 97: 8。101:12 。105: 9。109: 8。113: 3。117: 8。121: 8 。125: 5。129: 5。133: 5。137: 0。2．實(shí)驗(yàn)原理參考教材相關(guān)內(nèi)容。操作中用鍵8控制轉(zhuǎn)向，鍵7控制轉(zhuǎn)動(dòng)模式，高電平細(xì)分控制、低電平普通控制方式給出電機(jī)的驅(qū)動(dòng)仿真波形，與示波器中觀察到的電機(jī)控制波形進(jìn)行比較。(4)步進(jìn)電機(jī)在步距角８細(xì)分的基礎(chǔ)上，試通過修改控制電路對(duì)步距角進(jìn)一步細(xì)分。2．實(shí)驗(yàn)原理參考教材相關(guān)內(nèi)容。(2)設(shè)計(jì)可顯示橫彩條與棋盤格相間的VGA彩條信號(hào)發(fā)生器?！纠?21】LIBRARY IEEE。 HS, VS, R, G, B : OUT STD_LOGIC )。 方式選擇 SIGNAL FS : STD_LOGIC_VECTOR (3 DOWNTO 0)。 X橫彩條 SIGNAL GRBY : STD_LOGIC_VECTOR(3 DOWNTO 1)。 GRB(3) = (GRBP(3) XOR MD) AND HS1 AND VS1。039。 三種模式 END IF。 選擇豎彩條 ELSIF MMD = 10 THEN GRBP = GRBX XOR GRBY。 PROCESS( CLK ) BEGIN IF CLK39。 ELSE FS = (FS + 1)。 FCLK = FS(3)。139。 END IF。039。 END IF。 行同步 ELSE HS1 = 39。039。 END IF。 PROCESS( CC,LL ) BEGIN IF CC 23 THEN HS1 = 39。 ELSE LL = LL + 1。 PROCESS( CCLK ) BEGIN IF CCLK39。 ELSE CC = CC + 1。 PROCESS( FCLK ) BEGIN IF FCLK39。 END IF。139。 END IF。 PROCESS( MMD ) BEGIN IF MMD = 00 THEN GRBP = GRBX。 ELSE MMD = MMD + 1。 PROCESS( MD ) BEGIN IF MD39。 SIGNAL GRB : STD_LOGIC_VECTOR(3 DOWNTO 1)。 行同步/橫彩條生成 SIGNAL LL : STD_LOGIC_VECTOR(8 DOWNTO 0)。ARCHITECTURE behav OF COLOR IS SIGNAL HS1,VS1,FCLK,CCLK : STD_LOGIC。USE 。(4)設(shè)計(jì)可顯示移動(dòng)彩色斑點(diǎn)的VGA信號(hào)發(fā)生器電路。R、G、B分別接PIO60、PIO6PIO63（對(duì)應(yīng)1313134腳）；HS、VS分別接PIO6PIO65（對(duì)應(yīng)13140腳）；CLK接clock9（12MHz），MD接PIO0（對(duì)應(yīng)模式5的鍵1，P1腳）控制顯示模式。4．實(shí)驗(yàn)報(bào)告詳細(xì)敘述步進(jìn)電機(jī)驅(qū)動(dòng)原理及和相應(yīng)程序設(shè)計(jì)思想，敘述硬件實(shí)驗(yàn)情況。(3)為使步進(jìn)電機(jī)能平穩(wěn)地運(yùn)行，并盡快從起點(diǎn)到達(dá)終點(diǎn)，步進(jìn)電機(jī)應(yīng)按照以下控制方式運(yùn)行：啟動(dòng)→勻加速→勻速→勻減速→停止。首先引腳鎖定：步進(jìn)電機(jī)的4個(gè)相：Ap、Bp、Cp、Dp（對(duì)應(yīng)程序中的Y0、YYY3）分別與PIO6PIO6PIO6PIO62（見GW48主系統(tǒng)左側(cè)的標(biāo)注）相接，分別對(duì)應(yīng)EP1C3芯片第11313133腳；（參考附圖18）CLK0接clock0，選擇4Hz；CLK5接clock5，選擇32768Hz；S接PIO6（鍵7），控制步進(jìn)電機(jī)細(xì)分旋轉(zhuǎn)（1/8細(xì)分，），或不細(xì)分旋轉(zhuǎn)（18度/步）；U_D接PIO7（鍵8），控制旋轉(zhuǎn)方向。END 。135: 5。131: 5 。127: 8。123: 5。119: 8。115: 3。111: 5 。107: 9。103:10。 99: 9。 95: 6。 91: 6 。 87: 9。 83: 3。 79: 5。 75: 5。 71: 9 。 67:12。 63: 5。 59: 5。 55: 8。 51: 8 。 47: 9。 43: 6。 39: 6。 35:10。 31: 0 。 27: 9。 23:12。 19:15。 15: 5。 11: 9 。07: 6。 03: 3。DATA_RADIX = DEC 。 END。) THEN Counter = Counter+1。BEGIN CNT8 : PROCESS(clk, Counter) BEGIN IF Counter=138 THEN Counter = 00000000。 inclock : IN STD_LOGIC 。ENTITY NoteTabs IS PORT ( clk : IN STD_LOGIC。END。1728。 WHEN 1111 = Tone=11011000000 。 CODE=0110。 HIGH =39。139。1480。 WHEN 1001 = Tone=10111001000 。 CODE=0001。 HIGH =39。039。1197。 WHEN 0101 = Tone=10010101101 。 CODE=0011。 HIGH =39。039。039。END。ENTITY ToneTaba IS PORT ( Index : IN STD_LOGIC_VECTOR (3 DOWNTO 0) 。 END PROCESS。 ELSE SpkS = 39。 IF Count2 = 39。BEGIN IF FullSpkS39。 END IF。139。EVENT AND PreCLK = 39。 END IF。 ELSIF clk39。039。END。USE 。u3 : Speakera PORT MAP(clk=CLK12MHZ,Tone=Tone, SpkS=SPKOUT )。 SIGNAL Tone : STD_LOGIC_VECTOR (10 DOWNTO 0)。 COMPONENT Speakera PORT ( clk : IN STD_LOGIC。 CODE : OUT STD_LOGIC_VECTOR (3 DOWNTO 0) 。ARCHITECTURE one OF Songer IS COMPONENT NoteTabs PORT ( clk : IN STD_LOGIC。 節(jié)拍頻率信號(hào) CODE1 : OUT STD_LOGIC_VECTOR (3 DOWNTO 0)。樂曲演奏電路的VHDL邏輯描述如下:【例101】LIBRARY IEEE。（5）爭取可以在一個(gè)ROM裝上多首歌曲，可手動(dòng)或自動(dòng)選擇歌曲。（3）硬件驗(yàn)證。此外，為了節(jié)省篇幅，例中的數(shù)據(jù)都橫排了，實(shí)用中應(yīng)該以每一分號(hào)為一行來展開，否則會(huì)出錯(cuò)。隨著NOTETABS 中的計(jì)數(shù)器按4Hz的時(shí)鐘速率作加法計(jì)數(shù)時(shí)，即隨地址值遞增時(shí)，音符數(shù)據(jù)ROM 中的音符數(shù)據(jù)將從ROM中通過ToneIndex[3..0]端口輸向TONETABA模塊，“梁?！睒非烷_始連續(xù)自然地演奏起來了。輸向TONETABA中Index[3..0]的值ToneIndex[3..0]的輸出值與持續(xù)的時(shí)間由模塊NOTETABS 決定。例如在TONETABA模塊中若取Tone[10..0]=1036，將發(fā)音符為3音的信號(hào)頻率。下面首先來了解圖101的工作原理：（1）音符的頻率可以由圖101中的SPEAKERA獲得，這是一個(gè)數(shù)控分頻器（其詳細(xì)工作原理可參考實(shí)驗(yàn)六）。圖101 硬件樂曲演奏電路結(jié)構(gòu)（Synplify綜合）與利用微處理器（CPU或MCU）來實(shí)現(xiàn)樂曲演奏相比，以純硬件完成樂曲演奏電路的邏輯要復(fù)雜得多，如果不借助于功能強(qiáng)大的EDA工具和硬件描述語言，僅憑傳統(tǒng)的數(shù)字邏輯技術(shù)，即使最簡單的演奏電路也難以實(shí)現(xiàn)。且