【正文】 ?按在計(jì)算機(jī)中的作用分類 主存儲(chǔ)器 (內(nèi)存 ) 也稱主存儲(chǔ)器，但有了 Cache后，內(nèi)存包括主存與 Cache。 二、存儲(chǔ)器的特性： 存儲(chǔ)器是計(jì)算機(jī)中信息存儲(chǔ)的核心。 編址單位：可尋址的最小單位。數(shù)字邏輯 Digital Logic 主講 陳付龍 f=ab … 安徽師范大學(xué)計(jì)算機(jī)科學(xué)與技術(shù)系 第 8章 存儲(chǔ)邏輯 ? 概述 ? ROM ? RAM 概述 由于 CPU的速度不斷提高，處理的信息量不斷增大，要求存儲(chǔ)器提高存取速度，改進(jìn)存取方式（如突發(fā)存取，并行存取等方式）。 存儲(chǔ)體：多個(gè)存儲(chǔ)單元按一定規(guī)則組成一個(gè)整體。 程序存儲(chǔ)功能由存儲(chǔ)器來承擔(dān)。其速度快，價(jià)格貴，容量有限。磁鼓被用來作為電子計(jì)算機(jī)中數(shù)據(jù)與指令的存儲(chǔ)器 存儲(chǔ)器歷史（ 1） 1958年，美國(guó)的 IBM公司制成了第一臺(tái)全部使用晶體管的計(jì)算機(jī) RCA501型。 當(dāng)時(shí)，麻省理工學(xué)院（ MIT）林肯實(shí)驗(yàn)室在杰 杰 第一代電腦的存儲(chǔ)器，用的幾乎都是水銀 延遲線裝置，這是一種聲電轉(zhuǎn)換設(shè)備，由?？颂夭┦繌能娪美走_(dá)里 “ 移植 ” 過來的。 1988年，美國(guó)發(fā)明家紀(jì)念館將王安列為第 69位發(fā)明家，紀(jì)念他發(fā)明存儲(chǔ)磁芯的貢獻(xiàn)。 ” 磁芯陣列后來統(tǒng)治了電腦存儲(chǔ)器領(lǐng)域?qū)⒔?20余年。 1969年，美國(guó)自動(dòng)化公司制成計(jì)算機(jī) D— 200，采用了 MOS場(chǎng)效應(yīng)晶體管大規(guī)模集成電路，中央處理器由 24塊大規(guī)模集成電路做成；得克薩斯儀器公司也制成機(jī)載大規(guī)模集成電路計(jì)算機(jī)。 DDR2（ Double Data Rate 2） SDRAM是由 JEDEC（電子設(shè)備工程聯(lián)合委員會(huì)）進(jìn)行開發(fā)的新生代內(nèi)存技術(shù)標(biāo)準(zhǔn)，它與上一代DDR內(nèi)存技術(shù)標(biāo)準(zhǔn)最大的不同就是，雖然同是采用了在時(shí)鐘的上升 /下降延同時(shí)進(jìn)行數(shù)據(jù)傳輸?shù)幕痉绞?，?DDR2內(nèi)存卻擁有兩倍于上一代 DDR內(nèi)存預(yù)讀取能力（即： 4bit數(shù)據(jù)讀預(yù)取）。 例如： ROM存取時(shí)間通常為幾百 ns； RAM存取時(shí)間通常為幾十 ns 到一百多 ns； 雙極性 RAM存取時(shí)間通常為 10~20 ns 存取速度 （ 2）存取周期 TM 指在存儲(chǔ)器連續(xù)讀 /寫過程中一次完整的存取操作所需的時(shí)間或者說是 CPU連續(xù)兩次訪問存儲(chǔ)器的最小時(shí)間間隔。若系統(tǒng)的總線寬度為 W，則 BM=W/TM（ b/s） 例如：若 W=32位， TM=100ns，則 BM=32bit /100 109s=320 10+6=320Mbit/s =40MB/s 若 TM=40ns，則 BM=100MB/s（ PCI的 TM=30ns） 早期的 PC機(jī)：總線為 8位， TM=250ns BM=8bit/250 109=4MB/s 其他指標(biāo) ? 體積與功耗 （嵌入式系統(tǒng)或便攜式微機(jī)中尤為重要） ? 可靠性 平均故障間隔時(shí)間（ MTBF），即兩次故障之間的 平均時(shí)間間隔。 核心是解決容量 、 速度 、 價(jià)格間的矛盾 ， 建立起多層存儲(chǔ)結(jié)構(gòu) 。 這有利于對(duì)存儲(chǔ)器實(shí)現(xiàn)層次結(jié)構(gòu)。 ②信息的尋址機(jī)構(gòu)，即讀出和寫入信息的地址選擇機(jī)構(gòu)。 ⑤讀出所需的能源和讀出放大器，即讀出線路、讀驅(qū)動(dòng)器和讀出放大器。 CPU內(nèi)的寄存器、 Cache、主存、外存都可以存儲(chǔ)信息，它們各有自己的特點(diǎn)和用途。 多級(jí)存儲(chǔ)系統(tǒng)的性能 考慮由 Cache和主存構(gòu)成的兩級(jí)存儲(chǔ)系統(tǒng)，其性能主要取決于 Cache和貯存的存取周期以及訪問它們的次數(shù)。 ROM（ EPROM） :采用浮柵技術(shù)生產(chǎn)的可編程存儲(chǔ)器 。 E2PROM的電擦除過程就是改寫過程 ，它具有 ROM的非易失性 ， 又具備類似 RAM的功能 ， 可以隨時(shí)改寫 （ 可重復(fù)擦寫 1萬次以上 ） ， 每次擦除時(shí)間僅幾十毫秒 。 哪個(gè)單元的內(nèi)容出現(xiàn)在輸出端，由輸入地址碼來決定。 amp。 amp。 amp。 amp。 amp。 與門陣列組成 譯碼器 ， 或門 陣列構(gòu)成存儲(chǔ) 陣列 。 （ 2） 列真值表 — 函數(shù)運(yùn)算表 m0 m15 Y7=m12+m13+m14+m15 （ 3） 寫標(biāo)準(zhǔn)與或表達(dá)式 Y4=m4+m5+m7+m9+m11+m12 Y6=m8+m9+m10+m11+m14+m15 Y5=m6+m7+m10+m11+m13+m15 Y3=m3+m5+m11+m13 Y1=0 Y2=m2+m6+m10+m14 (4)畫 ROM存儲(chǔ)矩陣結(jié)點(diǎn)連接圖 為做圖方便 ， 我們將 ROM矩陣中的二極管用節(jié)點(diǎn)表示 。 m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15與門陣列 ( 地址譯碼器 )或門陣列 ( 存儲(chǔ)矩陣 )Y1 Y2 Y3 Y4A A B B C C D D 2 2 選擇ROM，畫陣列圖 四 ． EPROM舉例 —— 2764 V Vpp ccCSPGMA AD D12 007~~地27 64A A12 0~D D7 ~CS0PGMV pp ccV引腳 功能地址輸入芯片使能編程脈沖電壓輸入數(shù) 據(jù)AAAAAAAAAAA012345678910AA1112OOOOO0O12O345O6722321242534567898k B 8276410127PGM( P G M )V IH20CSOECSOE221112131516171819地址輸入數(shù)據(jù)據(jù)輸出V CCV P P28GND14213*8位 =64Kbit 28 27 26 25 24 23 22 21 20 19 18 17 16 1527 25 6( 32 k 8) 1 2 3 4 5 6 7 8 9 10 11 12 13 14VPP A12 A7 A6 A5 A4 A3 A2 A1 A0 O0 O1 O2 G NDVCC A14 A1 3 A8 A9 A1 1 OE A1 0 CS O7 O6 O5 O4 O3EPROM芯片２７２５６ 正常使用時(shí) ， VCC=5V， VPP=5V。 五 .ROM容量的擴(kuò)展 （ 位擴(kuò)展 ） 現(xiàn)有型號(hào)的 EPROM， 輸出多為 8位 。 ? 固定 ROM是只讀的， PROM可一次編程， EPROM可借助紫外光擦寫設(shè)備多次編程， EEPROM可借助電擦寫設(shè)備多次編程。 ROM的信息在使用時(shí)是不被改變的，即只能讀出，不能寫入，寫入是有條件的。 ? 利用 ROM實(shí)現(xiàn)組合函數(shù)的步驟：（ 1）列出函數(shù)的真值表或?qū)懗龊瘮?shù)的最小項(xiàng)表達(dá)式。 RAM中的每個(gè)寄存器稱為一個(gè)字 ，寄存器中的每一位稱為一個(gè)存儲(chǔ)單元 。 多字多位結(jié)構(gòu)中 ， 每個(gè)寄存器都有多位 ， 例如一個(gè)容量為 256 4位的 RAM， 就是一個(gè)有 256個(gè) 4位寄存器的 RAM。 /輸出 ? 與其它部件（如 CPU）的數(shù)據(jù)線連接，雙向 ? 輸出端一般具有集電極開路或三態(tài)輸出結(jié)構(gòu) ? 選中待訪問的存儲(chǔ)單元所在的若干存儲(chǔ)芯片中 ? 通常接其他部件的高位地址線。 地址譯碼器由行譯碼器和列譯碼器組成 。A7～ A0=00100010時(shí)， Y1= X2=1，選中 X2和 Y1交叉的字單元。 與只讀存儲(chǔ)器 ROM相比 ， RAM最大的優(yōu)點(diǎn)是存取方便 ， 使用靈活 ， 既能不破壞地讀出所存信息 ， 又能隨時(shí)寫入新的內(nèi)容 。 當(dāng)單片 RAM不能滿足存儲(chǔ)容量的要求時(shí) ， 可以把若干片 RAM聯(lián)在一起 ， 以擴(kuò)展存儲(chǔ)容量 ， 擴(kuò)展的方法有位擴(kuò)展和字?jǐn)U展兩種 ， 在實(shí)際應(yīng)用中 ， 常將兩種方法相互結(jié)合來達(dá)到預(yù)期要求 。 RAM由存儲(chǔ)矩陣 、 地址譯碼器 、 讀／寫控制電路 、輸入／輸出電路和片選控制電路等組成 。 T1 C1 CB 字線 X D 寫 0 T1 C1 CB 字線 X D D=0 X=1 C1放電 寫 1 T1 C1 CB 字線 X D D=1 X=1 C1充電 讀 0 T1 C1 CB 字線 X D D=0 X=1 C1=0 讀 1 T1 C1 CB 字線 X D D=1 X=1 C1=1 每次讀時(shí)都會(huì)使 C1上的電荷流失，為了不使 C1上的電荷丟失太多一致 C1上的電壓太低而使信號(hào)失真，必須定期給 C1充電，一般是讀出后重新寫入 RAM容量的擴(kuò)展 I/ O1024 1R A M (0 )A0 A1 ? A9 R / W C SI/ O0I/ O1I/ O1024 1R A M (7 )A0 A1 ? A9 R / W C SI/ O7??…A0A1A9R / WCSI/ O1024 1R A M (1 )A0 A1 ? A9 R / W C S位擴(kuò)展 將地址線、讀／寫線和 片選線對(duì)應(yīng)地并聯(lián)在一起 輸入／輸出（ I/O）分開 使用作為字的各個(gè)位線 A0A1A9R/ WA10A11A12I/ O0I/ O1I/ O3?