【正文】 機(jī)控制系統(tǒng) — 燕山大學(xué)自動(dòng)化系 2020/11/17 第三章 計(jì)算機(jī)輸入輸出接口技術(shù) 38 采樣保持器由輸入輸出緩沖放大器 AA2和采樣開(kāi)關(guān) S、保持電容 CH等組成。保持電壓 VC的變化率為 式中： ID為保持期間電容的總泄漏電流，它包括放大器的輸入電流、開(kāi)關(guān)截止時(shí)的漏電流與電容內(nèi)部的漏電流等。這里，用 TTL邏輯電平控制采樣和保持狀態(tài)，如AD582的采樣電平為 “ 0”，保持電平為 “ 1”，而LF198的則相反。 它們的功能及在實(shí)時(shí)控制系統(tǒng)中的地位 ， 如圖所示 。當(dāng)這個(gè)信號(hào)值與輸出模擬量比較相等時(shí)（在允許的誤差范圍內(nèi)），比較器輸出一個(gè)停止計(jì)數(shù)信號(hào)給計(jì)數(shù)器，計(jì)數(shù)器立即停止計(jì)數(shù)。所以在實(shí)際中很少使用它。 – 器件少 、 使用方便 、 抗干擾能力強(qiáng) 、 數(shù)據(jù)穩(wěn)定 、 價(jià)格便宜 ， 適用于非快速計(jì)算機(jī)過(guò)程控制系統(tǒng)或精度要求較高的地方 。 ? 優(yōu)點(diǎn)：器件少、使用方便、抗干擾能力強(qiáng)、數(shù)據(jù)穩(wěn)定、價(jià)格便宜，適用于非快速計(jì)算機(jī)過(guò)程控制系統(tǒng)或精度要求較高的地方。分辨率越高，轉(zhuǎn)換時(shí)對(duì)輸入量微小變化的反應(yīng)越靈敏。 二、 A/D轉(zhuǎn)換器的性能指標(biāo) — 計(jì)算機(jī)控制系統(tǒng) — 燕山大學(xué)自動(dòng)化系 2020/11/17 第三章 計(jì)算機(jī)輸入輸出接口技術(shù) 60 2. 轉(zhuǎn)換精度 ? A/D轉(zhuǎn)換器的轉(zhuǎn)換精度是指 A/D的實(shí)際輸出接近于理想輸出精確程度。 相對(duì)誤差 是指絕對(duì)誤差與滿(mǎn)刻度值之比，一般用百分?jǐn)?shù)來(lái)表示，對(duì) A/D轉(zhuǎn)換器常用最低有效值的位數(shù) LSB（ Least Significant Bit)）來(lái)表示， 1LSB = 1／ 2n 。 — 計(jì)算機(jī)控制系統(tǒng) — 燕山大學(xué)自動(dòng)化系 2020/11/17 第三章 計(jì)算機(jī)輸入輸出接口技術(shù) 62 ? 例：一個(gè) 12位 A/D，輸入電壓范圍 5V （ 1）分辨率？ （ 2）能夠辨別的最小電壓？ 解： 1） 2） 5 *102=*102 212 10*1 ??— 計(jì)算機(jī)控制系統(tǒng) — 燕山大學(xué)自動(dòng)化系 2020/11/17 第三章 計(jì)算機(jī)輸入輸出接口技術(shù) 63 量化誤差：由于用有限二進(jìn)制數(shù)字對(duì)模擬數(shù)值進(jìn)行離散取值 （ 量化 ） 而引起的誤差 ， 用如下表示： )()(S nTfnTfe ??— 計(jì)算機(jī)控制系統(tǒng) — 燕山大學(xué)自動(dòng)化系 2020/11/17 第三章 計(jì)算機(jī)輸入輸出接口技術(shù) 64 t)(S nTfoq q23 q45 q6T T3T2 T4 T5t)( nTfoq q23 q45 q6T T3T2 T4 T5— 計(jì)算機(jī)控制系統(tǒng) — 燕山大學(xué)自動(dòng)化系 2020/11/17 第三章 計(jì)算機(jī)輸入輸出接口技術(shù) 65 三、數(shù)據(jù)的采集與轉(zhuǎn)換的應(yīng)用問(wèn)題 孔徑誤差 ftVV m ?2sin?ftVdtdV m ?? 2c o s2??fVdtdV m ?2)( m a x ?Amm ftVV ?2?? %1002 ?? AV ft??— 計(jì)算機(jī)控制系統(tǒng) — 燕山大學(xué)自動(dòng)化系 2020/11/17 第三章 計(jì)算機(jī)輸入輸出接口技術(shù) 66 例 :一個(gè)十位的 A/D轉(zhuǎn)換器誤差百分?jǐn)?shù) %, 則允許轉(zhuǎn)換的正弦波模擬信號(hào)的最大頻率為多少 ?(16HZ) st A ?10?%1002 ?? AV ft??— 計(jì)算機(jī)控制系統(tǒng) — 燕山大學(xué)自動(dòng)化系 2020/11/17 第三章 計(jì)算機(jī)輸入輸出接口技術(shù) 67 五、常用 A/D轉(zhuǎn)換器 ? A/D轉(zhuǎn)換器與 CPU的接口方式由它們之間數(shù)據(jù)傳輸方式?jīng)Q定 – 并行接口和串行接口 ? 接口類(lèi)型一般有三種 ， 由 A/D轉(zhuǎn)換器與 CPU之間的聯(lián)系方式?jīng)Q定 – 查詢(xún)法 – 定時(shí)法 – 中斷法 — 計(jì)算機(jī)控制系統(tǒng) — 燕山大學(xué)自動(dòng)化系 2020/11/17 第三章 計(jì)算機(jī)輸入輸出接口技術(shù) 68 逐位逼近式 A/D芯片介紹 ? 逐位逼近式 A/D芯片品種很多，可滿(mǎn)足各種需要 ? 8位 A/D轉(zhuǎn)換器芯片 ? 12位 A/D轉(zhuǎn)換器芯片 — 計(jì)算機(jī)控制系統(tǒng) — 燕山大學(xué)自動(dòng)化系 2020/11/17 第三章 計(jì)算機(jī)輸入輸出接口技術(shù) 69 典型的 A/D轉(zhuǎn)換芯片 ADC0809 — 計(jì)算機(jī)控制系統(tǒng) — 燕山大學(xué)自動(dòng)化系 2020/11/17 第三章 計(jì)算機(jī)輸入輸出接口技術(shù) 70 1） 8路 8位 A／ D轉(zhuǎn)換器，即分辨率 8位 2）具有轉(zhuǎn)換起停控制端。此地址經(jīng)譯碼選通 8路模擬輸入之一到比較器。當(dāng) OE輸入高電平 時(shí)，輸出三態(tài)門(mén)打開(kāi)，轉(zhuǎn)換結(jié)果的數(shù)字量輸出到數(shù)據(jù)總線(xiàn)上。允許 8路模擬量分時(shí)輸入，共用一個(gè) A/D轉(zhuǎn)換器。 ALE為高電平時(shí)，地址譯碼與對(duì)應(yīng)通道選擇見(jiàn)表格 。 ? OE：輸出允許信號(hào)，輸入，高電平有效。由于有三態(tài)輸出鎖存，可與主機(jī)數(shù)據(jù)總線(xiàn)直接相連。取決于被轉(zhuǎn)換的模擬電壓范圍，通常 VR+ = ?5V DC， VR = 0V DC。 ? VEE：工作電源負(fù)端， ?12 VDC或 ?15 VDC。 ? REF OUT：基準(zhǔn)電壓源輸出端，芯片內(nèi)部基準(zhǔn)電壓源為 + V?1％。 ? CE：片能用信號(hào)，輸入，高電平有效。 12/ 不能用 TTL電平控制，必須直接接至 +5V(引腳 1)或數(shù)字地 (引腳15)。 注： 表示 1或 0都可以。輸入信號(hào)在10 V范圍內(nèi)變化時(shí)，將輸入信號(hào)接至 10 VIN；在20V范圍內(nèi)變化時(shí)，接至 20VIN。 ?解：中斷方式程序清單： ? ORG 0000H ? MOV DPTR， 7FF5H ? MOVX DPTR， A ；啟動(dòng) A/D轉(zhuǎn)換 ? SETB EA ? SETB EX1 ；開(kāi)外中斷 1 ? SETB IT1 ；外中斷請(qǐng)求信號(hào)為下跳沿觸發(fā)方式 ?LOOP： SJMP LOOP ；等待中斷 ? END — 計(jì)算機(jī)控制系統(tǒng) — 燕山大學(xué)自動(dòng)化系 2020/11/17 第三章 計(jì)算機(jī)輸入輸出接口技術(shù) 89 ?中斷服務(wù)程序： ?ORG 0013H ；外中斷 1的入口地址 ?LJMP 1000H ；轉(zhuǎn)中斷服務(wù)程序的入口地址 ?ORG 1000H ?MOVX A， DPTR ；讀取 A/D轉(zhuǎn)換數(shù)據(jù) ?MOV 20H， A ；存儲(chǔ)數(shù)據(jù) ?RETI ；中斷返回 — 計(jì)算機(jī)控制系統(tǒng) — 燕山大學(xué)自動(dòng)化系 2020/11/17 第三章 計(jì)算機(jī)輸入輸出接口技術(shù) 90 ?查詢(xún)方式程序清單： ?ORG 0000H ?MOV DPTR， 7FF5H ?MOVX DPTR， A ；啟動(dòng) A/D轉(zhuǎn)換 ?LOOP： JB ， LOOP ；等待轉(zhuǎn)換結(jié)束 ?MOVX A， DPTR ；讀取 A/D轉(zhuǎn)換數(shù)據(jù) ? MOV 20H， A ；存儲(chǔ)數(shù)據(jù) ? END — 計(jì)算機(jī)控制系統(tǒng) — 燕山大學(xué)自動(dòng)化系 2020/11/17 第三章 計(jì)算機(jī)輸入輸出接口技術(shù) 91 例 如圖所示 ， 試編程對(duì) 8個(gè)模擬通道上的模擬電壓進(jìn)行一遍數(shù)字采集 ， 并將采集結(jié)果送入內(nèi)部 RAM以 30H單元為始地址的輸入緩沖區(qū) 。 ....P 0 . 7P 0 . 0EAA L EWRRDP 1 . 032393130161718 0 3 17 4 L S3 7 3D 7D 0 Q 0Q 77 4 L S 0 0amp。 設(shè) 20H單元存放高 8位 ， 21H單元存放低 4位 。 — 計(jì)算機(jī)控制系統(tǒng) — 燕山大學(xué)自動(dòng)化系 2020/11/17 第三章 計(jì)算機(jī)輸入輸出接口技術(shù) 105 假設(shè) D D D D0全為 1，則 BS BS BSBS0全部與 “ 1”端相連。主要性能指標(biāo)有： （ 1）分辨率 （ 2）轉(zhuǎn)換精度 （ 3）偏移量誤差 （ 4）穩(wěn)定時(shí)間 — 計(jì)算機(jī)控制系統(tǒng) — 燕山大學(xué)自動(dòng)化系 2020/11/17 第三章 計(jì)算機(jī)輸入輸出接口技術(shù) 111 （ 1）分辨率 分辨率 是指 D/A 轉(zhuǎn)換器能分辨的最小輸出模擬增量 ， 即當(dāng)輸入數(shù)字發(fā)生單位數(shù)碼變化時(shí)所對(duì)應(yīng)輸出模擬量的變化量 ， 它取決于能轉(zhuǎn)換的二進(jìn)制位數(shù) ， 數(shù)字量位數(shù)越多 ， 分辨率也就越高 。 10mV。 — 計(jì)算機(jī)控制系統(tǒng) — 燕山大學(xué)自動(dòng)化系 2020/11/17 第三章 計(jì)算機(jī)輸入輸出接口技術(shù) 114 （ 4）穩(wěn)定時(shí)間 穩(wěn)定時(shí)間 是描述 D/A轉(zhuǎn)換速度快慢的一個(gè)參數(shù) ， 指從輸入數(shù)字量變化到輸出模擬量達(dá)到終值誤差 1/2LSB時(shí)所需的時(shí)間 。LE2FERV1TUOI2TUOIR f bAG NDDG NDCCVD QD QD QD Q 8 位 輸入寄存器 8 位 DAC寄存器 8 位 DAC轉(zhuǎn)換器圖 3 3 DA C 08 3 2 原理框圖及引腳當(dāng) LE = 0 時(shí), 輸出數(shù)據(jù)被鎖存。 — 計(jì)算機(jī)控制系統(tǒng) — 燕山大學(xué)自動(dòng)化系 2020/11/17 第三章 計(jì)算機(jī)輸入輸出接口技術(shù) 119 DI0~DI7：數(shù)據(jù)輸入線(xiàn) ， 其中 DI0為最低有效位 LSB ， DI7為 最高有效位 MSB。 （ 3） DAC0832管腳功能 — 計(jì)算機(jī)控制系統(tǒng) — 燕山大學(xué)自動(dòng)化系 2020/11/17 第三章 計(jì)算機(jī)輸入輸出接口技術(shù) 120 XFER(Transfer Control Signal):傳送控制信號(hào) ， 輸入線(xiàn) ， 低電平有效 。 VREF：基準(zhǔn)電壓源端 ， 輸入線(xiàn) ， ?10 VDC~ ?10 VDC。 特殊情況下可采用雙緩沖輸入方式，即把兩個(gè)寄存器都分別接成受控方式。下面以 8位的 DAC0832芯片為例作一說(shuō)明。根據(jù)不同控制系統(tǒng)自動(dòng)化裝置需求的不同，輸出方式可以分為電壓輸出、電流輸出以及自動(dòng) /手動(dòng)切換輸出等多種方式。 — 計(jì)算機(jī)控制系統(tǒng) — 燕山大學(xué)自動(dòng)化系 2020/11/17 第三章 計(jì)算機(jī)輸入輸出接口技術(shù) 121 ? 當(dāng) WR2和 XFER同時(shí)有效時(shí)， 8位 DAC寄存器端為高電平 “ 1”，此時(shí) DAC寄存器的輸出端 Q跟隨輸入端 D也就是輸入寄存器 Q端的電平變化；反之，當(dāng)端為低電平“ 0”時(shí)，第一級(jí) 8位輸入寄存器 Q端的狀態(tài)則鎖存到第二級(jí) 8位 DAC寄存器中，以便第三級(jí) 8位 DAC轉(zhuǎn)換器進(jìn)行D/A轉(zhuǎn)換。 IOUT2： DAC電流輸出端 2， 一般作為運(yùn)算放大器另一個(gè)差動(dòng)輸入信號(hào) 。 WR1：寫(xiě)信號(hào) 1， 輸入線(xiàn) ， 低電平有效 。DAC0832主要由 8位輸入寄存器 、 8位 DAC寄存器 、8位 D/A轉(zhuǎn)換器以及輸入控制電路四部分組成 。 對(duì)于輸出是電流的D/A轉(zhuǎn)換器來(lái)說(shuō) ， 穩(wěn)定時(shí)間是很快的 ， 約幾微秒 ， 而輸出是電壓的 D/A轉(zhuǎn)換器 ， 其穩(wěn)定時(shí)間主要取決于運(yùn)算放大器的響應(yīng)時(shí)間 。 — 計(jì)算機(jī)控制系統(tǒng) — 燕山大學(xué)自動(dòng)化系 2020/11/17 第三章 計(jì)算機(jī)輸入輸出接口技術(shù) 113 （ 3）偏移量誤差 偏移量誤差 是指輸入數(shù)字量時(shí) ， 輸出模擬量對(duì)于零的偏移值 。 它和分辨率是兩個(gè)不同的概念 。因此，可以得到通式： 00112233OUT IDIDIDIDI ????????RVDDDDI4R E F00112233OUT 2)2222( ?????????— 計(jì)算機(jī)控制系統(tǒng) — 燕山大學(xué)自動(dòng)化系 2020/11/17 第三章 計(jì)算機(jī)輸入輸出接口技術(shù) 107 考慮到放大器反相端為虛地，故： O U TR fb II ??選取 Rfb = R ，可以得到： 4R E F00112233fROUT 2)2222(VDDDDRIVf ???????????? nVB2R E F???? 結(jié)論：由上述推導(dǎo)可見(jiàn) ， 輸出電壓除了與輸入的二進(jìn)制數(shù)有關(guān) ， 還與運(yùn)算放大器的反饋電阻 Rfb以及基準(zhǔn)電壓 VREF有關(guān) 。 ? 模擬量輸出通道 (稱(chēng)為 D/A通道或 AO通道 )構(gòu)成 一般是由接口電路、數(shù) /模轉(zhuǎn)換器 (簡(jiǎn)稱(chēng) D/A或 DAC)和電壓 /電流變換器等 。 177。 ADDA、 ADDB和 ADDC三端接 8031的 、 和 ， 故通道號(hào)是通過(guò)數(shù)據(jù)線(xiàn)來(lái)選擇 。 表 模擬輸入信號(hào)的幾種接法 — 計(jì)算機(jī)控制系統(tǒng) — 燕山大學(xué)自動(dòng)化系 2020/11/17 第三章 計(jì)算機(jī)輸入輸出接口技術(shù) 85 圖 AD574A的輸入信號(hào)連接方法 1081213149AD 57 4AAD 57 4A1081213149