【正文】 48)。j) { for(k=time3。 for(i=time1。 P1=0xff。 disp(count)。 zhengxianbo_3++。 zhengxianbo( )。 if(juchibo_2=180) {juchibo_2=0x00。 } } while(P3_7==0)。} if(P3_7==0) {delay(1,50,248)。 fangbo_1++。 count=0。 if(P3_7==0) {count=1。 //鋸齒波函數(shù) // void zhengxianbo(void)。 ////////////按鍵函數(shù) //// void delay(unsigned char time1,time2,time3)。 unsigned char count。 // 1 2 3 unsigned char code stable[]={ 80, 81, 83, 84, 86, 87, 89, 90, 92, 93, 95, 96, 97, 99, 100, 102, 103, 104, 106, 107, 108, 110, 111, 112, 113, 115, 116, 117, 118, 119, 120, 121, 123, 124, 125, 126, 126, 127, 128, 129, 130, 131, 132, 132, 133, 134, 134, 135, 135, 136, 137, 137, 137, 138, 138, 139, 139, 139, 139, 140, 140, 140, 140, 140, 140, 140, 140, 140, 140, 140, 139, 139, 139, 138, 138, 138, 137, 137, 136, 136, 135, 135, 134, 133, 133, 132, 131, 131, 130, 129, 128, 127, 126, 125, 124, 123, 122, 121, 120, 119, 118, 117, 115, 114, 113, 112, 111, 109, 108, 107, 105, 104, 103, 101, 100, 98, 97, 96, 94, 93, 91, 90, 88, 87, 85, 84, 83, 81, 80, 78, 77, 75, 74, 72, 71, 69, 68, 66, 65, 64, 62, 61, 59, 58, 57, 55, 54, 53, 51, 50, 49, 47, 46, 45, 44, 43, 42, 40, 39, 38, 37, 36, 35, 34, 33, 32, 31, 31, 30, 29, 28, 28, 27, 26, 26, 25, 24, 24, 23, 23, 22, 22, 22, 21, 21, 21, 21, 20, 20, 20, 20, 20, 20, 20, 20, 20, 20, 21, 21, 21, 21, 22, 22, 22, 23, 23, 24, 24, 25, 25, 26, 27, 27, 28, 29, 30, 31, 31, 32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 43, 44, 45, 46, 47, 49, 50, 51, 52, 54, 55, 56, 58, 59, 61, 62, 63, 65, 66, 68, 69, 71, 72, 73, 75, 76, 78, 79 }。 設(shè)計(jì) 實(shí)現(xiàn)了方波、鋸齒波、正弦波產(chǎn)生，并且波形清晰、平滑；同時(shí)其幅 度、 頻 率 可在一定的范圍可調(diào)。 本系統(tǒng)設(shè)計(jì)簡(jiǎn)單、性能優(yōu)良，具有一定的實(shí)用性。 開 始 置 DAC0832 口地址 4000H 00H→ A 輸出對(duì)應(yīng)模擬量 延時(shí) 0FFH→ A 輸出對(duì)應(yīng)模擬量 延時(shí) 17 鋸齒波程序流程圖 開始0H→A（A）→0832輸出（A）=F0H？A+1→A置DAC0832口地址40HNY 圖 鋸齒波程序流程 圖 鋸齒波產(chǎn)生首先將 DAC0832口地址至為 4000H，然后將 00H送入寄存器 A中， DAC0832輸出 A 中的內(nèi)容，當(dāng) A 中的內(nèi)容等于 F0H 返回開始，當(dāng) A 中的內(nèi)容不為 0FH 時(shí)， A 中的內(nèi)容累加，從而輸出波形。 15 主 程序流程圖 圖 主程序流程圖 本軟件設(shè)計(jì)過程中主要實(shí)現(xiàn)利用按鍵來控制不同波形的輸出，當(dāng)按鍵 KEY1 按下 1 次時(shí)，信號(hào) 發(fā)生器就輸出 方波 ；當(dāng)按鍵 KEY1 按下 2 次時(shí)，信號(hào) 發(fā)生器就輸出鋸齒波；當(dāng)按鍵 KEY1 按下 3 次時(shí)，信號(hào) 發(fā)生器就輸出正弦波。另外 ,發(fā)光二極管發(fā)光說明系統(tǒng)處于工作狀態(tài)。兩個(gè)信號(hào)輸入端中， “”為反相輸入端，表示運(yùn)放輸出端 0V 的信號(hào)與該輸入端的為相反； “+”為同相輸入 端，表示運(yùn)放輸出端 0V 的信號(hào)與輸入端的相位相同。則 D/A轉(zhuǎn)換器的總輸出電壓為： VOUT2= [(R3/R2) VOUT1+(R3/R1)] VREF () 設(shè) R1=R3=2R R2=R，則 VOUT2= (2VOUT1+VREF) () DAC0832 主要是用于波形的數(shù)據(jù)的傳送，是本題目電路中的主要芯片 。 8 位 輸入寄存器用于存放主機(jī)送來的數(shù)字量，使輸入數(shù)字量得到緩沖和鎖存 ； 8 位 DAC 寄存器用于存放待轉(zhuǎn)換的數(shù)字量 ； 8 位 D/A 轉(zhuǎn)換器輸出與數(shù)字量成正比的模擬電流；由與門、 與 非門組成的輸入控制電路來控制 2 個(gè)寄存器的選通或鎖存狀態(tài)。 單緩沖方式具有適用于只有一路模擬信號(hào)輸出或幾路模擬信號(hào)非同步輸出的情形的優(yōu)點(diǎn)， 而且 電路線路連接比較簡(jiǎn)單。 當(dāng) WR2 和 XFER 同時(shí)有效時(shí)， 8 位 DAC 寄存器端為高電平 “1”，此時(shí) DAC 寄存器的輸出端 Q 跟隨輸入端 D 也就是輸入寄存器 Q 端的電平變化；反之，當(dāng)端為低電平 “0”時(shí)，第一級(jí) 8 位輸入寄存器 Q 端的狀態(tài)則鎖存到第二級(jí) 8 位 DAC 寄存器中，以便第三級(jí) 8 位DAC 轉(zhuǎn)換器進(jìn)行 D/A 轉(zhuǎn)換。 refV 端與 D/A 內(nèi)部 T形電阻網(wǎng)絡(luò)相連。 ※ IOUT1： DAC 電流輸出端 1。在閑置模式下， CPU 停止工作。 圖 為最簡(jiǎn)單的上電復(fù)位和手動(dòng)復(fù)位方法。 ⅱ 手動(dòng)復(fù)位。復(fù)位信號(hào)結(jié)束后， CPU 從程序存儲(chǔ)器 “0000H”處開始執(zhí)行程序。 圖 89S51 的時(shí)鐘脈沖 圖 (b)中： J 一般為石英晶體，其頻率由系統(tǒng)需要和器件決定，在頻率穩(wěn)定度要求不高時(shí)也可以使用陶瓷濾波器。 ※ XTAL2：來自反向振蕩器的輸出。 ※ /EA/VPP：當(dāng) /EA 保持低電平時(shí)，則在此期間外部程序存儲(chǔ)器（ 0000HFFFFH），不管是否有內(nèi)部程序存儲(chǔ)器。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無效。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲(chǔ)器時(shí)，將跳過一個(gè) ALE脈沖。 ※ ALE/PROG：當(dāng)訪問外部存儲(chǔ)器時(shí)，地址鎖存允許的輸出電平用于鎖存地址的低 位字節(jié)。89C51的 P0、 P P P3口作為輸入時(shí)都是準(zhǔn)雙向口。 P3 除了作為普通 I/O 口，還有 8 第二功能 如下表 ： 表 31 端口引腳 圖 P3 口同時(shí)為閃爍編程和編程校驗(yàn)接收一些控制信號(hào)。 P2 口在 FLASH 編程和校驗(yàn)時(shí)接收高八位地址信號(hào)和控制信號(hào)。并因此作為輸入時(shí)， P2 口的管腳被外部拉低，將輸出電流。 ※ P1 口： P1 口是一個(gè)內(nèi)部提供上拉電阻的 8 位準(zhǔn)雙向 I/O 口， P1 口緩沖器能接收輸出4 個(gè) TTL 門電流。 ※ P0 口： P0 口為一個(gè) 8 位漏級(jí)開路的雙向 I/O 口， 可接收輸出 8 個(gè) TTL 門電流。空閑模式下， CPU 暫停工作，而 RAM 定時(shí)計(jì)數(shù)器，串行口，外中斷系統(tǒng)可繼續(xù)工作，掉電模式凍結(jié)振蕩器而保存 RAM 的數(shù)據(jù) ，停止芯片其它功能直至外中斷激活或硬件復(fù)位。 P2 口用來控制 DAC0832 的輸入寄存器選擇信號(hào) CS、輸入寄存器寫選通信號(hào) WR1 及DAC 寄存器寫選通信 號(hào) WR2 和數(shù)據(jù)傳送信 號(hào) XFER。 方案選擇： 方案二中 C8051F005 芯片系統(tǒng)內(nèi)部結(jié)構(gòu)復(fù)雜，不易控制，芯片成本高，對(duì)于本系統(tǒng)而言利用率低， AT89S51 芯片簡(jiǎn)單易控制，成本低，性能穩(wěn)定 ,因此采用方案一。比如 805 89C51 等等早期 MCS51兼容產(chǎn)品。 ⑹ 雙數(shù)據(jù)指示器。是一個(gè)強(qiáng)大易用的功能。 芯片選擇模塊 方案一： AT89S51 單片機(jī)是一種高性能 8 位單片微型計(jì)算機(jī)。 4 方案選擇 方案一： AT89S51 芯片中每一路模擬輸出與 DAC0832 芯片相連，構(gòu)成多個(gè) DAC0832同步輸出電路，輸出波形穩(wěn)定，精度高，但是第二級(jí) DAC0832 輸出，發(fā)生錯(cuò)誤并且電路連接復(fù)雜。 信號(hào)發(fā)生器與其它相比還具有如下優(yōu)點(diǎn)： ① 較分立元件信號(hào)發(fā)生器而言，具有頻率高，工作穩(wěn)定，容易調(diào)試等特性； ② 較專用 DDS 芯片的信號(hào)發(fā)生器而言，具有結(jié)構(gòu)簡(jiǎn)單，成本低等特性。 利用單片機(jī)采用程序設(shè)計(jì)方法來產(chǎn)生低頻信號(hào)，其下限頻率很低。又內(nèi)部采用總線結(jié)構(gòu)，減少了芯片之間的連線，這大大提高了單片機(jī)的可靠性與抗干擾能力。 (2) 控制功能強(qiáng) 3 單片機(jī)體積雖小，但 “五臟俱全 ”，它非常適用于專門的控制用途。由于單片機(jī) 這種特殊的結(jié)構(gòu)形式，在某些應(yīng)用領(lǐng)域中，它承擔(dān)了大中型計(jì)算機(jī)和通用微型計(jì)算機(jī)無法完成的一些工作?，F(xiàn)代電子領(lǐng)域中，單片機(jī)的應(yīng)用正在不斷的走向深入，這必將導(dǎo)致傳統(tǒng)控制與檢測(cè)技術(shù)的日益革新。在科 學(xué)研 究和生 產(chǎn)實(shí)踐 中，如工 業(yè)過 程控制，生物 醫(yī)學(xué) ，地震模 擬 機(jī)械振 動(dòng) 等 領(lǐng) 域常常要用到低 頻 信 號(hào) 源。 The lowfrequency signals。此電路清晰，出現(xiàn)故障容易查找 ，操作簡(jiǎn)單、方便。 河西學(xué)院本科生畢業(yè)論文（設(shè)計(jì)）答辯記錄表 ......................................................... 錯(cuò)誤 !未定義書簽。 河西學(xué)院本科生畢業(yè)論文（設(shè)計(jì)）任務(wù)書 ................................................................ 錯(cuò)誤 !未定義書簽。 河西學(xué)院本科生畢業(yè)論文（設(shè)計(jì)）誠(chéng)信聲明 本人鄭重聲明：所呈交的本科畢業(yè)論文，是本人在指導(dǎo)老師的指導(dǎo)下，獨(dú)立進(jìn)行研究工作所取得的成果，成果不存在知識(shí)產(chǎn)權(quán)爭(zhēng)議，除文中已經(jīng)注明引用的內(nèi)容外，本論文不含任何其他個(gè)人或集體已經(jīng)發(fā)表或撰寫過的作品成果。 本科畢業(yè)論文（設(shè)計(jì)）作者簽名： 二 〇 一 一 年五月二十 六 日 I 目