【正文】 ............................................ 27 畢 業(yè)設(shè)計(jì)（論文）獨(dú)創(chuàng)性聲明 ......................................................................... 28 1 緒論 1 1 緒論 題目背景意義 溫度是表征物體冷熱程度的物理量，是國際單位制七個(gè)基本物理量之一，作為一種最基本的環(huán)境參數(shù)，與人民的 日常 生活有著密切關(guān)系。 關(guān)鍵詞 ： FPGA； DS18B20； 測溫 ； Verilog HDL 語言 2 Design of temperature measurement based on FPGA Abstract Tenperture is one of the most basic environmental parameters, and it has a close relationship with people39。溫度的測量和控制 在工業(yè)、農(nóng)業(yè)、國防、醫(yī)療等各個(gè)領(lǐng)域中應(yīng)用普遍。 溫度測量儀是一種常用的檢測儀器 。s life. In industry, agriculture, national defense,medical and other fields, temperature measurement and control was widely temperature measuring instrument is a kind of mon testing instrument. In this paper,first we introduces the work principle of DS18B20,and the characteristics of data interface of digital temperature sensor DS18B20, demonstrated how to use FPGA（ FieldProgrammable Gate Array） and the Verilog HDL（ HDL:Hardware Discription Language） programming language,acplished the function of temperature measurement. Given the hardware circuit and software device has the advantages of simple structure,fast transform speed,high accuracy,good scalability,and so on. Key Words: FPGA。溫度的測量和控制在工業(yè)、農(nóng)業(yè)、國防、醫(yī)療等各個(gè)領(lǐng)域中應(yīng)用普遍。非接觸式測溫方法不需要與被測對(duì)象接觸，因而不會(huì)有干擾，動(dòng)態(tài)特性很好，但會(huì)受到被測對(duì)象表面狀態(tài)或測量介質(zhì)的影響。與單片機(jī)或其他技術(shù)相比較而言 ,FPGA 芯片內(nèi)部集成了很多有用的模塊，其運(yùn)行速度快 ,編程較為簡單 ,適用場合多 ,拓展性強(qiáng)，降低了設(shè)計(jì)難度 。 西安工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文） 2 工作內(nèi)容 技術(shù)指標(biāo)和要求 在本次設(shè)計(jì)中，我們需要用 DS18B20 測量實(shí)時(shí)溫度，用四位共陽數(shù)碼管來顯示，要求達(dá)到以下幾個(gè)要求 技術(shù)指標(biāo)： 測量范圍： 15~25℃， 分辨率： ℃， 顯示位數(shù)： 4 位顯示帶小數(shù)點(diǎn) 工作要求： ，確定方框圖； FPGA 芯片功能，劃出硬件原理圖； ，學(xué)習(xí) VHDL 或 Verilog 語言，并在QuartusⅡ 環(huán)境下仿真，觀察正確性； 設(shè)計(jì)的難點(diǎn)重點(diǎn) 設(shè)計(jì)部分重點(diǎn)是流程圖的設(shè)計(jì)與各模塊編程，難點(diǎn)在于編程的實(shí)現(xiàn)以及DS18B20 溫度傳感器與 FPGA 芯片之間的通信； DS18B20 器件，難點(diǎn)在于各個(gè)電路單元單路設(shè)計(jì)和各單元電路的連接； DS18B20 的工作原理和應(yīng)用 QuartusⅡ 軟件。后面將對(duì)其進(jìn)行闡述。 FPGA 工作頻率是 1MHz，開發(fā)板上時(shí)鐘信號(hào)是 50MHz，所以需要通過編程來實(shí)現(xiàn)分頻，經(jīng)過考慮，畫出系統(tǒng)方框圖（圖 1） 圖 系統(tǒng)方案設(shè)計(jì) 分 頻 溫度信號(hào)采集 數(shù)碼管顯示 FPGA 控制 西安工業(yè)大學(xué)畢 業(yè)設(shè)計(jì)（論文） 4 分頻：將 50MHz 的時(shí)鐘頻率進(jìn)行分頻產(chǎn)生 1MHz 頻率信號(hào)，為 FPGA 器提供正常工作頻率。 FPGA 既具有門陣列器件的高集成度和通用性，又有可編程邏輯器件用戶可編程的靈活性。在大多數(shù)的 FPGA里面，這些可編程的元件里也包含記憶元件若觸發(fā)器或者其他更完整的記憶塊。所以，要有效的在 FPGA 中實(shí)現(xiàn)存儲(chǔ)器，結(jié)構(gòu)的支持至關(guān)重要。從技術(shù)上來說，最初只是邏輯器件，現(xiàn)在強(qiáng)調(diào)平臺(tái)概念，加入數(shù)字信號(hào)處理、嵌入式處理、高速串行和其他高端技術(shù)，從而被應(yīng)用到更多的領(lǐng)域，讓更多學(xué) FPGA 的人看到了希望，其廣闊的 前景正是我們選擇的原因之一。 FPGA 是可編程器件，與傳統(tǒng)邏輯電路和門陣列相比， FPGA 結(jié)構(gòu)不同， FPGA 利用小型查找表（ 16x1RAM）來實(shí)現(xiàn)組合邏輯，每個(gè)查找表連接到一個(gè) D 觸發(fā)器的輸入端，觸發(fā)器再來驅(qū)動(dòng)其他邏輯電路或驅(qū)動(dòng) I/O 模塊。加電時(shí)， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后， FPGA 進(jìn)入工作狀態(tài)。這樣，同一片 FPGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的功能。 FPGA 設(shè)計(jì)通常會(huì)使用 HDL語言，比如 Verilog HDL 或者 VHDL。而 Verilog HDL 語言描述的本身就是硬件結(jié)構(gòu)， 編譯后是硬件電路。同步設(shè)計(jì)的核心電路是由各種觸發(fā)器構(gòu)成的。 上 90 年代后期 FPGA 市場就已經(jīng)過一番激烈整合，許多 業(yè)者不是退出 PLD(可程序化邏輯裝置 )市場，就是出售其 PLD 業(yè)務(wù)部門，或?qū)?PLD 業(yè)務(wù)部門分立成獨(dú)立公司，或進(jìn)行購并等。此外， FPGA 企業(yè)都在大力降低產(chǎn)品的 功耗 ，滿足業(yè)界越來越苛刻的低功耗需求。在工業(yè)自動(dòng)化控制、通信、儀器儀表、汽車、船舶、航空航天、軍事設(shè)備、消費(fèi)類電子產(chǎn)品等領(lǐng)域更是它們的天下。 ℃； 西安工業(yè)大學(xué)畢 業(yè)設(shè)計(jì)（論文） 7 ； DS18B20 可以并聯(lián)在唯一的三線上，實(shí)現(xiàn)多點(diǎn)測溫； ， DS18B20 可以通過內(nèi)部寄生電路從數(shù)據(jù)線上獲取電源，也可以外界電源； ， DS18B20 的測量分辨率可通過程序設(shè)定 9~12 位； ，電源極性接反時(shí)溫度計(jì)不會(huì)因發(fā)熱而燒毀，但不能正常工作； ， DS18B20 內(nèi)部含有 EEPROM，在系統(tǒng)掉電后，仍可保存功能。 DS18B20 溫度傳感器的內(nèi)部存儲(chǔ)器還包括一個(gè)高速暫存ＲＡＭ和一個(gè)非易失性的可電擦除的 EERAM。 DS18B20 工作時(shí)寄存器中的分辨率轉(zhuǎn)換為相應(yīng)精度的溫度數(shù)值。 西安工業(yè)大學(xué)畢 業(yè)設(shè)計(jì)（論文） 8 高溫度系數(shù)振蕩器是一個(gè)振蕩頻率對(duì)溫度很敏感的振蕩器，為計(jì)數(shù)器 2 提供一個(gè)頻率隨 溫度變化的計(jì)數(shù)脈沖。為了補(bǔ)償振蕩器溫度特性的非線性性，斜率累加器提供的預(yù)置數(shù)也隨溫度相應(yīng)變化。這樣，經(jīng)過比較后所得的溫度寄存器的值就是最終讀取的溫度值了，其最后位代表 ℃，四舍五入最大量化誤差為177。 DS18B20 測量溫度時(shí)使用特有的溫度測量技術(shù)。測量結(jié)果存入溫度寄存器中。在強(qiáng)上拉方式下可以解決電流供應(yīng)不走的問題，因此也適合于多點(diǎn)測溫應(yīng)用，缺點(diǎn)就是要多占用一根 I/O 口線進(jìn)行強(qiáng)上拉切換。復(fù)位時(shí) , 主機(jī)將數(shù)據(jù)線拉為低電平并保持 480us~960us，然后釋放數(shù)據(jù)線 , 再由上拉電阻將數(shù)據(jù)線拉高 15us~60us，等待 DS18B20 發(fā)出存在脈沖 , 存在脈沖有效時(shí)間為 60 us~240us，這樣，就完成了復(fù)位操 作。要求寫入 DS18B20的數(shù)據(jù)持續(xù)時(shí)間應(yīng)大于 60us而小于 120us，兩次寫數(shù)據(jù)之間的時(shí)間間隔應(yīng)大于 1us。讀時(shí)隙的時(shí)序如圖 圖 讀時(shí)隙 操作命令 主機(jī)可通過一線端口對(duì) DS18B20進(jìn)行操作 ， 其步驟為 :初始化命令 (復(fù)位 )→ROM功能命令 → 存儲(chǔ)器功能命令 → 執(zhí)行 /數(shù)據(jù) ， DS18B20的 ROM命令有 5個(gè) ,存儲(chǔ)器命令有 6個(gè)。只有和 64 位 ROM 序列完全匹配的 DS18B20 才能響應(yīng)隨后的存儲(chǔ)器操作。如果總線上不止一個(gè)從機(jī)，在 Skip ROM 命令之后跟著發(fā)一條讀命令，由于多個(gè)從機(jī)同時(shí)傳送信號(hào)，總線上就會(huì)發(fā)生數(shù)據(jù)沖突（漏極開路下拉效果相當(dāng)于相“與”）。報(bào)警條件定義為溫度高于 TH 或低于 TL。 Scratchpad[0BEH]：這個(gè)命令讀取暫存器的內(nèi)容。ROM 存儲(chǔ)器里，即把溫度報(bào)警觸發(fā)字節(jié)存入非易失性存儲(chǔ)器里。 T[44H]：這條 命令啟動(dòng)一次溫度轉(zhuǎn)換而無需其他數(shù)據(jù)。 E178。 Power Supply[0B4H]:若把這條命令發(fā)給 DS18B20 后發(fā)出讀時(shí)間隙，器件會(huì)返回它的電源模式： 0 為寄生電源， 1 為外部電源。 在設(shè)計(jì)溫度傳感器部分時(shí)，由于 DS18B20 進(jìn)行精確轉(zhuǎn)換時(shí)需要 I/O 引腳保持大電流供電，這樣對(duì) FPGA 芯片引腳造成很大壓力，所以要使 DS18B20 的引腳接外部電源。 如圖 圖 數(shù)碼管顯示電路 西安工業(yè)大學(xué)畢 業(yè)設(shè)計(jì)（論文） 13 電源電路 電源通過接口 , 通過功能板由低壓差線性穩(wěn)壓器 和LM1117ADJ 轉(zhuǎn)換成穩(wěn)定的 ，為 FPGA 提供內(nèi)部邏輯陣列電源、 電壓為 FPGA 提供 IO 電源和其它的芯片及電路的工作電源，并在核心板上加入濾波電容來增加系統(tǒng)穩(wěn)定性。 圖 時(shí)鐘電路 圖 復(fù)位電路 復(fù)位電路 用戶可以通過編程實(shí)現(xiàn)復(fù)位功能 ,復(fù)位按鍵放置在功能板上左下角圖，硬件原理如圖 所示。它在 21 世紀(jì)初推出，是 Altera 前一代 FPGA/CPLD 集成開發(fā)環(huán)境 Max+plusⅡ 的更新?lián)Q代產(chǎn)品。 QuartusⅡ 支持 Altera 的 IP 核，包含了LPM/MegaFunction 宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設(shè)計(jì)的復(fù)雜性、加快了設(shè)計(jì)速度。目前 Altera 已經(jīng)停止了對(duì) Max plusⅡ 的更新支持， QuartusⅡ與之相比不僅僅是支持器件類型的豐富和圖形界面的改變。 Verilog HDL 介紹 Verilog HDL（ HDL:Hardware Discription Language）是一種硬件描述語言，是一種以 文本形式 來描述 數(shù)字系統(tǒng) 硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、 邏輯表達(dá)式 ，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL 是一種硬件描述語言，用于從算法級(jí)、門級(jí)到開關(guān)級(jí)的多種抽象設(shè)計(jì)層次的數(shù)字系統(tǒng)建模。因此，用這種語言編寫的模型能夠使用 Verilog 仿真器進(jìn)行驗(yàn)證。當(dāng)然，完整的硬件描述語言足以對(duì)從最復(fù)雜的芯片到完整的電子系統(tǒng)進(jìn)行描述。 Verilog HDL 就 是在用途最廣泛的 C 語言的基礎(chǔ)上發(fā)展起來的一種硬件描述語言，它是由 GDA(Gateway Design Automation)公司的 PhilMoorby 在 1983年末首創(chuàng)的，最初只設(shè)計(jì)了一個(gè)仿真與驗(yàn)證工具，之后又陸續(xù)開發(fā)了相關(guān)的故障模擬與時(shí)序分析工具。與之相比， VHDL 的學(xué)習(xí)要困難一些。 Verilog HDL 中有兩類 數(shù)據(jù)類型 ：線網(wǎng)數(shù)據(jù)類型和寄存器數(shù)據(jù)類型。 Verilog HDL不再是某些公司的專有語言而是 I E E E 標(biāo) 準(zhǔn)。設(shè)計(jì)能夠在多個(gè)層次上加以描述，從開關(guān)級(jí)、門級(jí)、寄存器傳送級(jí)（ RT L）到算法級(jí)，包括進(jìn)程和隊(duì)列級(jí)。這些值也能夠用于與期望值比較，在不匹配的情況下，打印報(bào)告消息。 Verilog HDL 還具有內(nèi)置邏輯函數(shù)，例如 amp。提供強(qiáng)有力的文件讀寫能力。使大家以后的設(shè)計(jì)更加容易上手。信息欄：編譯或者綜合整個(gè)過程的詳細(xì)信息顯示窗口，包括編譯通過信息和報(bào)錯(cuò)信息。將文件保存。單擊主界面 按鈕，在彈出的窗口，單擊 Hardware Setup… ，然后選中 File 所在行中的 Program/Configure,單擊 Start，等待結(jié)果。此模塊的輸入就一個(gè)是時(shí)鐘，另一個(gè)就是 DS18B20 的串行實(shí)時(shí)溫度代碼（ 12 位），其與 DS18B20 之間就一根線相連，實(shí)現(xiàn)對(duì)其初始化與數(shù)據(jù)接收，還要對(duì)接收的串行數(shù)據(jù)進(jìn)行儲(chǔ)存使之可以并行輸出，以提供給顯示模塊。其中最主要的溫度傳感器的控制模塊 。4 下載調(diào)試 22 4 下載調(diào)試 及實(shí)際測量 本設(shè)計(jì)所用芯片是 CycloneⅡ系列 EP2C8Q208C8 芯片， EP2C8Q208C8 芯片作為核心處理器進(jìn)行設(shè)計(jì)， CycloneⅡ系 列芯片可以說是目前市場上性價(jià)比最高的芯片，比第一代的 EP1C6 或者 EP1C12 等芯片設(shè)計(jì)、內(nèi)部的邏輯資源上都有很大的改進(jìn)，同時(shí)價(jià)格也可以被廣大客戶接受；所以 選擇下載 FPGA 芯片為EP2C8Q208C8， 將頂層文件仿真完成后進(jìn)行管腳配置， 在菜單 欄 Assignment中選擇 Pins 項(xiàng)設(shè)定引腳，在彈出的