【正文】 邏輯方面。此種設(shè)計(jì)減輕了 ARM 的負(fù)擔(dān)，同時(shí)也提高了采集速度和數(shù)據(jù)采集的實(shí)時(shí)性。其 DCDC 轉(zhuǎn)換器都是采用的 AMS1117 系列，其電路設(shè)計(jì)同前述的核心板電路采用同樣的方式。當(dāng)輸入的是 ＋ 24V 電壓時(shí)，模塊 1， 2 兩端分別輸入的是 GND_24P，VDD24；當(dāng)輸入的是 24V電壓時(shí)，模塊 1， 2兩端分別輸入的是 VDD24N， GND_24N. 為了得到 12? V電壓，可以通過(guò) 15? V 轉(zhuǎn)換到 12? V，采用的 DCDC 模塊是線形穩(wěn)壓器 LM7812 和 LM7912， 電路如圖 所示。本設(shè)計(jì)采用了 ALTERA 公司CYCLONE 系列的 EP1C6T144I7 芯片。 ARM 通過(guò)對(duì)外部寄存器的讀寫(xiě)操作，使外部地址總線和數(shù)據(jù)總線產(chǎn)生了相應(yīng)的寄存器地址數(shù)據(jù)和 命令字，完成對(duì) FPGA 的發(fā)指令操作。 FPGA 不同于 CPLD，它是基于 SRAM 結(jié)構(gòu)設(shè)計(jì)，掉電易丟失數(shù)據(jù)，需外接配置芯片。 圖 ByteBlasterMV 和 ByteBlasterII 接口電路 FPGA 經(jīng)過(guò)一系列配置和運(yùn)算，就可以進(jìn)行數(shù)據(jù)采集了。將 FIFO 的深度設(shè)置為 4096 個(gè)字節(jié)，當(dāng) FIFO 中的數(shù)據(jù)達(dá)到 2048 個(gè)字節(jié)時(shí)（即半滿狀態(tài)）產(chǎn)生外部中斷。 FPGA 寄存器功的能和地址分配如圖 所示： 地址 長(zhǎng)度 名稱(chēng) 功能 BASE+0x00 16 SCR 系統(tǒng)控制寄存器 BASE+0x02 16 SSR 系統(tǒng)狀態(tài)寄存器 BASE+0x04 16 FIFOC FIFO 數(shù)量寄存器 BASE+0x06 16 FIFOD FIFO 數(shù)據(jù)寄存器 BASE+0x08 16 PMC 被動(dòng)模式寄存器 BASE+0x0A 16 AMC 主動(dòng)模式寄存器 BASE+0x0C 16 GPO 通用輸出寄存器 BASE+0x0E 16 GPI 通用輸入寄存器 BASE+0x10 16 AWC 脈沖輸出寬度 圖 FPGA相關(guān)寄存器 注：此處 BASE 是 BANK1 的基地址（ 0x0200,0000） LCD 接口電路 S3C44B0X 中集成有一個(gè) LCD 控制器，它把 系統(tǒng) RAM 存儲(chǔ)器中的一部分內(nèi)存共享為顯示緩沖區(qū)，并將顯示緩沖區(qū)中的數(shù)據(jù)傳送到外部的 LCD驅(qū)動(dòng)器中。此外 LCD 控制器還包括數(shù)據(jù)總線 VD[7:0]。 整個(gè)主信號(hào)采集電路主要由三個(gè)部分組成：前端運(yùn)算放大器電路 、 A/D 轉(zhuǎn)換電路 和數(shù)據(jù)緩沖電路。本系統(tǒng)采用的 ADC 為 TI 公司的 ADS7805，ADS7805 是一款 16 位精度 、 10uS 采樣 時(shí)間的 CMOS 結(jié)構(gòu)模數(shù)轉(zhuǎn)換器，它采用了第三章 基于 ARM 的數(shù)據(jù)采集系統(tǒng)硬件設(shè)計(jì) SAR 技術(shù)，集成有高精度的內(nèi)部參考電源、跟蹤保持電路和內(nèi)部時(shí)鐘電路。 圖 ADS7805 轉(zhuǎn)換時(shí)序圖 ADS7805 片選信號(hào) CS 被始終設(shè)置為低電平， CS 和 CR/ 控制數(shù)據(jù)的讀取和轉(zhuǎn)換。 CR/ 的脈沖周期應(yīng)該至少在 10us 以上，而B(niǎo)USY 的脈沖寬度不應(yīng)該超過(guò) 8us。 BUSY 引腳經(jīng)過(guò) 和 10K 兩個(gè)電阻分壓后與 FPGA 的引腳相連，通過(guò)檢測(cè)該引腳的電平變化，來(lái)判斷轉(zhuǎn)換狀態(tài)。本系統(tǒng)的 DAC 轉(zhuǎn) 換芯片采用 TI公司的 DAC7731 芯片，可通過(guò)軟件配置完成單極性或雙極性電壓輸出，其可配置輸出電壓為： 10? V， 5? V 和＋ 10V。 基于 ARM 的嵌入式數(shù)據(jù)采集與顯示系統(tǒng)研制 數(shù)字 I/O 口電路 數(shù)字 I/O 口的輸出用來(lái)控制氣路系 統(tǒng)中電磁閥。將硬件的設(shè)計(jì)過(guò)程中分為核心板設(shè)計(jì)和擴(kuò)展板設(shè)計(jì)。因此對(duì)涉及到的電路都進(jìn)行了細(xì)致分析和說(shuō)明，并給出了詳細(xì)的電路設(shè)計(jì)原理圖。根據(jù) S3C44B0X 的存儲(chǔ)器結(jié)構(gòu)， ROM的硬件設(shè)計(jì)見(jiàn)本文第三章，下面將基于此設(shè)計(jì)介紹引導(dǎo)代碼的主要功能。 ? Flash(BootRom)編程： 引導(dǎo) flash 編程，通過(guò)串口或以太網(wǎng)口下載編譯成功的操作系統(tǒng)或者應(yīng)用程序，甚至 BootRom 本身。 在此 S3C44B0X 的嵌入式系統(tǒng)中，為了保證上電或復(fù)位時(shí)正常運(yùn)行，Bootloader 必須存放在 FLASH 中的 0x0000_0000 地址處，因此在硬件設(shè)計(jì)上把FLASH 接在 ARM 的 nGCS0 處。中斷控制器收到這個(gè)信號(hào)后檢查該中斷是否被允許或被屏蔽。當(dāng)一個(gè)中斷發(fā)生后，處理器會(huì)自動(dòng)跳轉(zhuǎn)到 0x0000_0000 地址開(kāi)始的異常中斷向量表中的某個(gè)位置（由中斷類(lèi)型 確定）讀取指令后運(yùn)行。 該指令使程序跳轉(zhuǎn)至 HandleIRQ 處運(yùn)行。 在引導(dǎo)程序的數(shù)據(jù)段中定義了所有中斷服務(wù)程序的地址，這些地址都是以變量 _ISR_STARTADDRESS 的 值 為 起 點(diǎn) ， 其 中 EINT0 的 地 址 為_(kāi)ISR_STARTADDRESS+33 4。只要將中斷服務(wù)程序的起始地址賦予 HandleEINT0 的空間，在中斷發(fā)生時(shí)就可以執(zhí)行相應(yīng)的中斷服務(wù)程序。改變狀態(tài)寄存器 (CPSR)的狀態(tài)位，可以使處理器切換到不同模式，然后給 SP 賦值，就實(shí)現(xiàn)了堆棧的初始化。其中 RO 段在 ROM 和 RAM 里都可運(yùn)行，而 RW 和 ZI 段必須在 RAM 中運(yùn)行。 RO sectionRW sectionRO sectionRW sectionZI sectionLoad view Execution viewRAMROMro_baserw_base 圖 映像文件加載域和運(yùn)行域 第四章 系統(tǒng)軟件設(shè)計(jì) 上述只是簡(jiǎn)單介紹了從 ROM 到 RAM 的數(shù)據(jù)傳輸和內(nèi)容清零的大致流程，下面對(duì)具體實(shí)現(xiàn)細(xì)節(jié)進(jìn)行討論。 ZI 段在 RAM 中的結(jié)束地址 CMP a1, a2 BEQ move_data Clear_loop : STR a3,[a1], 4 。 RW 段在 RAM 中的結(jié)束地址 CMP a1, a3 BEQ goto_main move_loop : LDR a4,[a2], 4 STR a4,[a1], 4 。 基于 ARM 的嵌入式數(shù)據(jù)采集與顯示系統(tǒng)研制 圖 Bootloader 啟動(dòng)界面 Xmodem 傳輸協(xié)議實(shí)現(xiàn) Bootloader 另外一個(gè)主要功能就是通過(guò)串口對(duì)應(yīng)用程序代碼的下載，此種下載方式的協(xié)議是基于 Xmodem。這部分代碼為 C 語(yǔ)言程序，在 main( )函數(shù)中開(kāi)始系統(tǒng)軟件的初始化。 RW 段在 RAM 中的起始地址 LDR a2, =|Image$$RO$$ Limit | 。 ZI 段在 RAM 中的起始地址 MOV a3, 0 。在加載域 RO 的地址是正確的，而 RW 的地址和 rw_base（數(shù)據(jù)段起始地址）的地址定位不一致，在程序運(yùn)行時(shí)，當(dāng)需要 RW 中的數(shù)據(jù)時(shí)程序就會(huì)出錯(cuò)。初始化堆棧的代碼如下所示 (以 IRQ 模式和 FIQ 模式為例 )： 基于 ARM 的嵌入式數(shù)據(jù)采集與顯示系統(tǒng)研制 mrs r0, cpsr ；將 CPSR 的值存放在寄存器 R0 中 bic r0, r0, (MODEMASK|NOINT) ；屏蔽模式位和中斷 orr r1, r0, IRQMODE|NOINT msr cpsr_cxsf, r1 ；轉(zhuǎn)到 IRQ 模式 ldr sp, =IRQStack ；設(shè)置 SP_irq orr r1, r0, FIQMODE|NOINT msr cpsr_cxsf, r1 ；轉(zhuǎn)到 FIQ 模式 ldr sp, =FIQStack orr r1, r0, SVCMODE|NOINT msr cpsr_cxsf,r1 ；轉(zhuǎn)到 SVC 模式 ldr sp, =SVCStack 注：未初始化用戶模式棧 ,程序使用 SVC 模式 4. C 例程全局變量初始化 全局變量的初始化主要是完成從 ROM 到 RAM 的數(shù)據(jù)傳輸和內(nèi)容清零。這主要通過(guò)設(shè)置 13 個(gè)從 0x01c8_0000 開(kāi)始的特殊寄存器來(lái)實(shí)現(xiàn)的，通過(guò)閱讀所使用的 RAM 芯片的數(shù)據(jù)手冊(cè)，分析其中的讀 /寫(xiě)時(shí)間等 參數(shù)，合理的設(shè)置 RAM 控制器里的相關(guān)參數(shù)，可以提高 RAM 的讀 /寫(xiě)速度，相反則會(huì)降低速度。這樣就可以得到中斷 服務(wù)程序的地址了。所以當(dāng)非向量中斷發(fā)生時(shí)，CPU跳轉(zhuǎn)到 IsrIRQ 處執(zhí)行 IsrIRQ 后面的代碼，執(zhí)行的結(jié)果就得到了當(dāng)前中斷服務(wù)程序的起始地址。 地 址 異 常 進(jìn)入模式 0x0000_0000 復(fù)位 管理模式 0x0000_0004 未定義指令 未定義模式 0x0000_0008 軟件中斷 管理模式 0x0000_000C 中止 (預(yù)取指令 ) 中止模式 0x0000_0010 中止 (數(shù)據(jù) ) 中止模式 0x0000_0014 保留 保留 0x0000_0018 IRQ IRQ 模式 0x0000_001C FIQ FIQ 模式 表 異常向量地址分配表 每當(dāng)有中斷 或者異常發(fā)生時(shí)， ARM 處理器便強(qiáng)制把 PC 指針指向向量表中對(duì)第四章 系統(tǒng)軟件設(shè)計(jì) 應(yīng)中斷類(lèi)型的地址值。然后 ARM 內(nèi)核在 FLASH 中訪問(wèn)中斷向量表。根據(jù)該目標(biāo)系統(tǒng)， Bootloader 的設(shè)計(jì)流程包括： (1)設(shè)置異常向量表； (2)初始化存儲(chǔ)器系統(tǒng)； (3)堆棧初始化； (4)C 例程 全局變量初始化； (5)呼叫主程序；接下來(lái)的章節(jié)將對(duì)上述流程進(jìn)行詳細(xì)的介紹。 基于 ARM 的嵌入式數(shù)據(jù)采集與顯示系統(tǒng)研制 對(duì)于 Bootloader 完成的上述工作，主要分為兩個(gè)部分。由于嵌入式系統(tǒng)中，通常沒(méi)有像 BIOS 那樣的固件程序，因此需要 Bootloader獨(dú)自完成對(duì)系統(tǒng)主板上的主要部件如 CPU、 SDRAM、 FLASH、 串口 UART 等進(jìn)行初始化并承擔(dān)整個(gè)系統(tǒng)的加載啟動(dòng)任務(wù) [8]。引導(dǎo)代碼中的配置和硬件初始化如果不正確，系統(tǒng)將不能正常運(yùn)行或不能運(yùn)行。擴(kuò)展板則主要包括了 FPGA， A/D轉(zhuǎn)換， D/A 轉(zhuǎn)換，串口 UART 和 LCD 接口等外圍設(shè)備。由于要驅(qū)動(dòng)外部繼電器，其本身的驅(qū)動(dòng)電流很小，所以末端連接一塊 ULN2803 繼電器驅(qū)動(dòng)芯片，該芯片最大能提供 的驅(qū)動(dòng)電流，足以滿足外部繼電器的需要。 圖 DAC 轉(zhuǎn)換電路 運(yùn)算放大器 OPA132 主要是降低輸出阻抗，增強(qiáng)電路抗干擾能力。該芯片的特性如下： ? 輸出與 CMOS， NMOS 和 TTL 兼容； ? 低的輸出電流： ； ? 工作電壓范圍： ~； ? 抗噪聲干擾能力強(qiáng)； 74HC245 的連接見(jiàn)圖 ， nE 為使能信號(hào)，將其置于 0 使芯片處于使能狀態(tài)；DIR 為方向控制信號(hào)， DIR＝ 1 表示數(shù)據(jù)由 A 端到 B 端， DIR＝ 0 表示數(shù)據(jù)由 B 端到 A 端總線傳輸。 基于 ARM 的嵌入式數(shù)據(jù)采集與顯示系統(tǒng)研制 ADS7805 在系統(tǒng)中的連接電路如圖 所示，其中 AIN 來(lái)自前級(jí)運(yùn)算放大器的輸出。 CR/ 變?yōu)榈碗娖胶蟠蠹s延時(shí) 65ns后 BUSY 也變?yōu)榈碗娖剑⑶冶３值碗娖街钡睫D(zhuǎn)換完成，然后更新輸出寄存器的數(shù)據(jù)。 CS 為整個(gè)芯片的片選信號(hào)， CR/為讀寫(xiě)控制信號(hào)， BUSY 為整個(gè)采集標(biāo)志信號(hào)。運(yùn)算放大器采用的是 TI 公司的 OPA132， OPA132 的特性如下： ? 電源供電范圍大： ? V到 18? V； ? 20V/us 的電壓擺率； ? 開(kāi)環(huán)增益達(dá)到 130dB； ? 低的補(bǔ)償電壓：最大 500uV； OPA132 在系統(tǒng)中的連接電路如圖 所示，其中 AD16IN 為輸入的模擬信號(hào)量，該信號(hào)量通過(guò)運(yùn)放 OPA132 后經(jīng)過(guò)電阻 R13 進(jìn)入后端的 A/D 轉(zhuǎn)換器。 圖 LCD 控制器接口電路 基于 ARM 的嵌入式數(shù)據(jù)采集與顯示系統(tǒng)研制 模數(shù)轉(zhuǎn)換電路 本設(shè) 計(jì)中用到兩個(gè) A/D 轉(zhuǎn)換電路，一個(gè)用來(lái)采集環(huán)境參數(shù)，另一個(gè)用來(lái)采集離子主信號(hào)。 S3C44B0X 中的 LCD 控制器具有如下特性： ? 支持 256 色的彩色 STN LCD、單色 LCD、 4 或 16 級(jí)灰度 LCD； ? 支持 3 種類(lèi)型的 LCD： 4 位雙掃描， 4 位單掃描和 8 位單掃描顯示； ? 支持多虛擬顯示屏幕（硬件上的水平和豎直滾動(dòng)）； ? 系統(tǒng)存儲(chǔ)器作為顯示存儲(chǔ)器； ? 支持的真實(shí)屏幕尺寸有： 640480、 320240 和 160160（象素） ； 圖 LCD 控制器框圖 S3C44B0X 中的 LCD 控制器框圖如圖 所示。這些寄存器對(duì)于 ARM 的訪問(wèn)可分為：只讀和可讀可寫(xiě)。當(dāng)達(dá)到 FIFO 半滿值或者一個(gè)采集周期結(jié)束時(shí)，產(chǎn)生外部中斷由 ARM 來(lái)響應(yīng)中斷。此處的配置芯片選用的是 EPCS1(1Mbit)，其與 FPGA 的具體連接方式如圖 所示。 FPGA與 ARM通信的數(shù)據(jù)總線端口是一個(gè)雙向 I/O口，在 ARM未對(duì) FPGA 操作的時(shí)候，保持該端口為高阻態(tài)，使 FPGA 內(nèi)部數(shù)據(jù)鎖存。 FPGA 作為 AD 的控制器是受控于 ARM 的。另外 由于串行 RS232 的電平和S3C44B0X 的 I/O 口電平不同，電平的轉(zhuǎn)換使用了串行接口芯片 MAX3232，其接口電路如圖 所示。 由于擴(kuò)展板的直接輸入電壓為 直流