基于dds與單片機的信號發(fā)生器的設計_畢業(yè)設計-wenkub
2023-07-09 04:25:05 本頁面
【正文】 1S T C8 9 C5 2 圖 38 DDS 模塊 9 DDS 采用串行寫入模式， 省 下了單片機的 5 個 IO口。 單片機最小系統(tǒng)電路 單片機最小 系統(tǒng)電路包括單片機 CPU，復位電路以及晶振電路，具體電路如下圖 37所示： Y111. 0592MC1 22p FC2 22p FS1S W D P S TR1200R210kC3 106R E S E TV C CV C C40P 0. 039P 0. 138P 0. 237P 0. 336P 0. 435P 0. 534P 0. 633P 0. 73230E A / V pp31P S E N29P 2. 728P 2. 627P 2. 526P 2. 425P 2. 324P 2. 223P 2. 122P 2. 021P 1. 01P 1. 12P 1. 23P 1. 34P 1. 45P 1. 56P 1. 67P 1. 78R S T / V D D9P 3. 0/ R X D10P 3. 1/ T X D11P 3. 2/ I N T 012P 3. 3/ I N T 113P 3. 4/ T 014P 3. 5/ T 115P 3. 6/ W R16P 3. 7/ R D17X T A L 218X T A L 119G N D20U1S T C8 9 C5 25V 圖 37 8 如上圖所示與第 9 引腳相連的即為復位電路，與第 1 19 引腳相連的為晶振電路。所以該步驟至少應延時 81*Tclk=. 具體做法可通過調(diào)用 delay()延時函數(shù)實現(xiàn)，不用太精確，只要估計插入的延時大于 即可。 注： 正常啟動 AD 轉(zhuǎn)換 /WR 的低電平保持時間 tW(WR)I的最小值為 100ns， 即 /WR 拉低后延時大 于 100ns 即可以，具體做法可通過插入 NOP 指令或者調(diào)用 delay()延時函數(shù)實現(xiàn)，不用太精確，只要估計插入的延時大于 100ns 即可。 DB0～ DB7： 輸出 A/D 轉(zhuǎn)換后的 8 位二進制結(jié)果。 VREF/2： 參考電壓接入引腳，該引腳可外接電壓也可懸空。） 模數(shù)轉(zhuǎn)換器 ADC0804 介紹 ADC0804 規(guī)格及引腳分配圖如下圖 34 所示 ： 4 圖 34 本 設計 采用的 模數(shù)轉(zhuǎn)換器 ADC0804，它是 CMOS8 位單通道逐次漸近型的模數(shù)轉(zhuǎn)換器 ，各個引腳的大致功能如下： /CS： 芯片片選信號，低電平有效，即 /CS=0,該芯片才能正常工作。即定時器 T0、 T T2。 片上集成 512 字節(jié) RAM。 、 STC89C52 單片機介紹 STC89C52 是一種低功耗、高性能 CMOS8 位微控制器， 其特性及參數(shù)如下：、 增強型 8051 單片機， 6 時鐘 /機器周期 和 12 時鐘 /機器周期可以任意選擇，指令代碼完全兼容傳統(tǒng) 8051。 可以 達到的效果 本設計可以將輸出頻率調(diào)整到 1~30 MHz， 而由于在超高頻條件下，一般運放的帶寬不足以滿足放大波幅的設計要求， 但是我們通過負電壓增加電流的方式，使得 信號輸出電壓峰峰值為 ~ 可調(diào)。 設計要求 一、任 務 在給定 177。本設計是 用直接數(shù)字頻率合成器 (DDS)。 與傳統(tǒng)的頻率合成方法相比， DDS 合成信號具有頻率切換時間短、頻率分辨率高、相位變化連續(xù)等諸多優(yōu)點。1 2V 電源電壓條件下，設計并制作一個正弦波信號源。 本設計可以通過按鍵進入設置模式，左右按鍵移動光標，上下按鍵加減頻率，再通過旋鈕調(diào)節(jié)幅值，然后按鍵結(jié)束設置模式，就可以從輸出口輸出我們在設置模式下給定的波形。 工作電壓： ～ （ 5V 單片機） /～ （ 3V 單片機） ，此設計用的是 5V的單片機。 I/O 口（ 32 個），復位后為： P0/P1/P2/P3 是準雙向口 /弱上拉， P0 口是漏極開路輸出，作為總線擴展用時，不用加上拉電阻，作為 I/O 口用時 ， 需加上拉電阻。 具有看門狗功能 ， PDIP 封裝 。 /WR:啟動 ADC0804 進行 ADC 采樣，該信號低電平有效，即 /WR 信號由高電平變成低電平時，觸發(fā)一次 ADC 轉(zhuǎn)換。 CLKR 和 CLKIN： 外接 RC 電路產(chǎn)生模數(shù)轉(zhuǎn)換器所需的時鐘信號，時鐘頻率 CLK = 1/，一般要求頻率范圍 100KHz～ 。 ADC0804 的外圍電路 如下圖 35 所示： 5 D B 018D B 117D B 216D B 315D B 414D B 513D B 612D B 711I N T R5CS1RD2WR3VccREF20V i n ( )7V i n ( + )6A G N D8V r e f / 29C L K R19C L K I N4D G N D10U3A D C 08 045V電壓輸入R410KC4 104 圖 35 如圖 35 所示，圖中的 C4為 104 的電容，其中 104 表示的是 大小為 10乘以 10的 4次方皮法 的電容； R4 是大小為十千歐的電容。 2．延時等待轉(zhuǎn)換結(jié)束： 依然由圖 36 中的上部“ FIGURE 10A”可知，由拉低 /WR 信 7 號啟動 AD 采樣后，經(jīng)過 1到 8 個 Tclk+INTERNAL Tc 延時后， AD 轉(zhuǎn)換結(jié)束，因此，啟動轉(zhuǎn)換后必須加入一個延時以等待 AD 采樣結(jié)束。 ： 由圖 36 的下部“ FIGURE 10B”可知，采樣轉(zhuǎn)換完畢后，再 /CS 信號為低的前提下，將 /RD 腳由高電平拉成低電平后，經(jīng)過 tACC的延時即可從 DB腳讀出有效的采樣結(jié)果。其中 Y1 為晶振，頻率為 。 10 液晶 1602 模 塊 液晶屏幕光標指針對應的實際位置如下： 11 12 采用串口寫入模式，省下 4 個 IO 口。 13 整體電路
研究報告相關推薦
鄂ICP備17016276號-1