【正文】 不足進(jìn)行 FLASH、 SRAM 與 PRAM 的外部存儲器擴(kuò)展來設(shè)計一個 DSP 應(yīng)用系統(tǒng)，并設(shè)定其中參數(shù)。也就是說當(dāng)我們在工業(yè)現(xiàn)場中提取有用信號時，如果此信號比較弱，頻率比較接近 50Hz 時，工頻干擾就越加突出，那么它對于我們 提取有用信號就會造成很大困難，致使我們可能很艱難地做一些工業(yè)現(xiàn)場中與此有關(guān)的操作，這也會給我們造成很大的麻煩和損失。因此，在許多信息處理過程中，如對信號的過濾、檢測、預(yù)測等，都要廣泛地用到濾波器。單片通用數(shù)字濾波器使用方便，但是由于字長和階數(shù)的規(guī)格較少，不能完全滿足實際需要。因此，我們有必要對濾波器的設(shè)計方法進(jìn)行研究，理解其工作原理，優(yōu)化其設(shè)計方法，并設(shè)計開發(fā)出穩(wěn)定性好的濾波器系統(tǒng)。 數(shù)字信號處理 (DSP)包括兩重含義：數(shù)字信號處理技術(shù) (Digital Signal Processing)和數(shù)字信號處理器 (Digital Signal Processor)。按照數(shù)字濾波器的特性，它可以被分為線性與非線性、時變與時不變、因果與非因果、無限長單位脈沖響應(yīng) (IIR)與有限長單位脈沖響應(yīng) (FIR)等等。本次課題的主要任務(wù)，就是用MATLAB 中的窗函數(shù)設(shè)計法來 確定所要設(shè)計的帶阻濾波器的指標(biāo)和性能以及掌握DSP 芯片的開發(fā)技術(shù)， 需 要完成如下工作。 本論文共分為四個部分，第一章為緒論部分，介紹了課題背景、 DSP 及其濾波器的發(fā)展現(xiàn)狀；第二章介紹了 DSP 系統(tǒng)的框圖設(shè)計以及 DSP 芯片的選擇；第三章詳細(xì)介紹了 DSP 系統(tǒng)的硬件電路設(shè)計，說明了 DSP 系統(tǒng)有哪幾部分組成；第四章詳細(xì)介紹了課題中所要設(shè)計的帶阻濾波器的軟件實現(xiàn)方法。當(dāng)然，圖中的有些環(huán)節(jié)并不是必需的，如 A/D轉(zhuǎn)換，如果輸入的就是數(shù)字信號，那么就可以直接交給 DSP 芯片進(jìn)行處 理 ]7[ 。 ? 穩(wěn)定性好， DSP 系統(tǒng)以數(shù)字處理為基礎(chǔ)，受周圍環(huán)境如噪聲、溫度等的影響小，所以其可靠性高、穩(wěn)定性好。 當(dāng)然 ， DSP 系統(tǒng)也存在一些缺點，例如對于一些簡單的信號處理任務(wù)，若采用DSP 芯片則使成本增加；另外， DSP 系統(tǒng)中的高速時鐘通常在幾十兆赫，可能帶 來防混疊濾波 A/D 轉(zhuǎn)換 DSP 芯片 D/A 轉(zhuǎn)換 平滑 濾波 輸 入 輸 出 基于 DSP 的帶阻濾波器設(shè)計 5 高頻干擾和電磁泄漏等問題；此外， DSP 技術(shù)發(fā)展得很快，但是開發(fā)和調(diào)試工具還很不完善。并且所設(shè)計的帶阻濾波器的性能指標(biāo)為 下通帶邊緣： ?? ?p ，上通帶邊緣：?? ?p ， dBAp 1? ；下阻帶邊緣： ?? ?s ，上阻帶邊緣： ?? ?s ，dBAs 40? ；采樣頻率： HzK10Fs ? ；點數(shù)： 1550N? 。 所以在數(shù)字濾波器系統(tǒng)的設(shè)計中，采用了 TI 公司的這款高性能、低功耗的定點 DSP 芯片 : TMS320VC5402 DSP 芯片 。但考慮到 TMS320VC5402 DSP 芯片的片上包含兩個 McBSP(多通道緩沖串行口 )接口，可以將這兩個通道模仿實現(xiàn) SPI的時序，那么 ADC 芯片可采用 TLV2544，實現(xiàn)將需要的濾波信號從模擬信號轉(zhuǎn)換到數(shù)字信號 ； DAC 芯片可采用 TLV5608，實現(xiàn)濾波后的信號從數(shù)字信號恢復(fù)為所需要的模擬信號 ； JTAG 接口供 DSP 芯片下載 程序進(jìn)行調(diào)試。 DSP 與 A/D 和 D/A 轉(zhuǎn)換器的接口 在由 DSP 芯片組成的信號處理系統(tǒng)中， A/D 和 D/A 轉(zhuǎn)換器是非常重要的器件。本節(jié)主要介紹 DSP與 A/D 和 D/A 轉(zhuǎn)換器的接口電路。對于 A/D 轉(zhuǎn)換器的選擇，主要考慮以下幾方面的因素。 ? 轉(zhuǎn)換精度。 DSP 的指令周期為 ns 級，運(yùn)算速度極快，能進(jìn)行信號的實時處理。轉(zhuǎn)換器的價格也是選擇 A/D 的 一個重要因素。當(dāng)與 DSP 芯片連接時，可用一個幀同步信號 FS 來控制一個串行數(shù)據(jù)幀的開始。在這種模式下， SC 的下降沿為周期的開始，輸入數(shù)據(jù)在 SCLK 的上升沿移入，輸出數(shù)據(jù)在其下降沿改變。 TMS320VC5402 芯片 提供的高速、雙向、多通道帶緩沖串行端口 McBSP，可用來與串行 A/D 轉(zhuǎn)換器直接連接。與 TLV2544接口時， TMS320VC5402 芯片 作為 SPI 主設(shè)備向 TLV2544 提供串行時鐘、命令和片選信號，實現(xiàn)無縫連接，不需要附加邏輯電路 ]8[ 。然后將經(jīng)過 防混疊濾波器的模擬信 號從 A1 送入 A/D 轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字信號。TLV2544 按 DSP 發(fā)出的控制字進(jìn)行轉(zhuǎn)換，當(dāng)轉(zhuǎn)換結(jié)果產(chǎn)生后 (如 FIFO 堆棧滿 )，發(fā)出INT 信號通知 DSP 接收?；谝陨弦蛩?，由于 TI 公司生產(chǎn)的 TLV5608 芯片 ，其在 ~ 單電源工作條件下是低功耗、 10 位串行數(shù)據(jù)基于 DSP 的帶阻濾波器設(shè)計 10 D/A 轉(zhuǎn)換器，內(nèi)部參考電源可編程設(shè) 定，設(shè)定時間在快速模式下為 1μs，在慢速模式下為 3μs，并且 SPI 接口與 C54x 系列 DSP 芯片兼容?；谇懊嬉笥?DSP芯片來設(shè)計帶阻濾波器，并 且用到的采樣頻率 HzK10Fs ? ，那么平滑濾波器的 截止頻率 Hzf 20xx? ，并且我們用 RC 濾波器來實現(xiàn)此濾波器，假定 RC 濾波器中的電容FC ? ? ， 又 RC 濾波器的 截止頻率 )2(/1 RCf ?? ，進(jìn)而可以得出 RC 濾波器中的電阻 ??79617R 。 D/A轉(zhuǎn)換電路的工作是由 DSP 芯片的多通道緩沖串口 BSP1 來控制， BSP1 通過串行輸出口 BDX1 發(fā)送控制字到 TLV5608 的 DIN 口，來決定其工作接收。對于數(shù)據(jù)運(yùn)算量和存儲容量要求較高的系統(tǒng)，在應(yīng) 用 DSP 芯片作為核心器件時，由于芯片自身的內(nèi)存資源有限，往往需要存儲器的擴(kuò)展。 FLASH 的擴(kuò)展 大部分的 DSP 芯片程序存儲器空間都采用了分頁擴(kuò)展存儲器的方式，這樣允許訪問多達(dá) 1M 的程序存儲器空間 。 目前，市場上的 EPROM 工作電壓一般為 5V，與 的 DSP 芯片連接時需要考慮電平轉(zhuǎn)換的問題，而且體 積都很大?；谝陨显?，并且 AM29LV400B 芯片支持單電源工作，可以直接與 的 DSP 芯片連接，簡化了系統(tǒng)地接口電路。 A025A124A223A322A421A520A619A718A88A97A106A115A124A133A142A151A1648A1717A1816A199BYTE47CE26OE28WE11RESET12VSS27VSS46VCC37DQ029DQ131DQ233DQ335DQ438DQ540DQ642DQ744DQ830DQ932DQ1034DQ1136DQ1239DQ1341DQ1443DQ15/A145RY/BY15NC110NC213NC314AM29LV400B FLASHFLASHA0A1A2A3A4A6A5A7A8A10A9A11A12A13A14D0D2D1D3D4D5D7D6D8D9D10D11D12D13D14D15C16GNDGND10KR15DSP_RSTDSP_R/WA1510KR16DSP_PSGNDDSP_MSTRB 圖 33 FLASH AM29LV400B 與 DSP 的連接 當(dāng) PS =0 時， CE =0、 MSTRB =0，選中 FLASH 存儲器，可進(jìn)行讀操作； 當(dāng) PS =1 時， CE =1， FLASH 存儲器掛起，地址線和數(shù)據(jù)線呈現(xiàn)高阻 ]10[ 。當(dāng)數(shù)據(jù)地址產(chǎn)生器產(chǎn)生一個超出片內(nèi)存儲器范圍的地址時，器件會自動產(chǎn)生一個外部訪問。地址線和 數(shù) 據(jù)線對應(yīng)相連，由于是數(shù)據(jù)存儲器擴(kuò)展，存儲器的片選信號 CE 與 DSP 芯片的數(shù)據(jù)存儲器的片選信號 DS 連接，以選通外部數(shù)據(jù)存儲器，而存儲器的寫允許端 WE 與 DSP 芯片的讀 /寫控制端 WR/ 相連，以實現(xiàn)數(shù)據(jù)的讀 /寫操作 ， 并且 讀選通信號 OE 、高位字節(jié)選通信號 UB 和低位字節(jié)選通信號 LB 引腳接地 ]11[ 。地址線和數(shù)據(jù)線對應(yīng)相連，由于是程序存儲器擴(kuò)展，存儲器的片選信號 CE 與 DSP 芯片的數(shù)據(jù)存儲器的片選信號 PS 連接，以選通外部程序存儲器，而存儲器的寫允許端 WE 與 DSP 芯片的讀 /寫控制端 WR/ 相連，以實現(xiàn)數(shù)據(jù)的讀操作， 并且 讀選通信號 OE 、高位字節(jié)選通信號 UB 和低位字節(jié)選通信號 LB 引腳接地 。通常 I/O 電源采用 供電，而內(nèi)核電源采用 、 或更低的 電源。其中 為 I/O 電源 DVDD，主要供 I/O 接口使用，通常情況下可直接與外部低壓器件進(jìn)行接口，而不需要額外的電平變換電路。理想情況下， DSP 芯片上的兩個電 源應(yīng)同時加電，但在有些場合很難做到。與 CPU 相比，外設(shè)消耗的電流通常是比較小的。 DSP 芯片采用哪種供電機(jī)制，主要取決于應(yīng)用系統(tǒng)中提供的電源。若系統(tǒng)對功耗要求較苛刻時， 應(yīng)使用開關(guān)電源芯片。 X_RDYNC1NC21GND31EN41IN51IN6NC7NC82GND92EN102IN112IN12NC13NC14NC15NC162OUT172OUT182SENSE19NC20NC212RESET221OUT232OUT241FB/SENSE25NC26NC271RESET28TPS73HD318TGND5VGNDC14104C11104C12104C910447uFC1347uFC1047uFC847uFC15GND 圖 36 雙電源電路 復(fù)位電路的設(shè)計 TMS320VC5402 芯片的 復(fù)位輸入引腳 ( RS )為處理器提供了硬件初始化的方法，它是一種不可屏蔽的外部中斷，可在任何時候?qū)?TMS320VC5402 芯片進(jìn)行復(fù)位。由于實際的 DSP 系統(tǒng)需要較高頻率的時鐘信號，在運(yùn)行過程中極容易發(fā)生干擾現(xiàn)象，嚴(yán)重時可能會造成系統(tǒng)死機(jī)，導(dǎo)致系統(tǒng)無法正常工作。 根據(jù)以上所述，可以使用與常用的器件設(shè)計相應(yīng)的自動復(fù)位電路，如用 555 定時基于 DSP 的帶阻濾波器設(shè)計 17 器和計數(shù)器組成。又由于 DSP 芯片要求在復(fù)位信號從低到高之前，時鐘必須已經(jīng)穩(wěn)定工作了若干時間 (毫秒級 )，同時對復(fù)位信號低電平的寬度也有要求，而且復(fù)位信號上不應(yīng)有毛刺出現(xiàn)，因此采用了圖 37 所示的復(fù)位電路。 時鐘電路的設(shè)計 時鐘電路用來為 TMS320VC5402 芯片提供時鐘信號，由一個內(nèi)部振蕩器和一個鎖相環(huán) PLL 組成，可通過晶振或者外部的時鐘驅(qū)動。外部時鐘源可以采用頻率穩(wěn)定的晶體振蕩器，具有使用方便，價格便宜，因而得到廣泛應(yīng)用。另外， DSP 芯片內(nèi)部設(shè)計具有鎖相環(huán) PLL 電路，鎖相環(huán) PLL 電路 具有頻率放大和時鐘信號提純的作用，利用鎖相環(huán) PLL 電路 的鎖定特性可以對時鐘頻率進(jìn)行鎖定，為芯片提供高穩(wěn)定頻率的時鐘信號。 (2) 軟件編程控制，通過讀寫 DSP 芯片內(nèi)部的時鐘模式寄存器 (CLKMD)可以完成鎖相環(huán) PLL 電路的設(shè)定。其中， TCK 是仿真器發(fā)向目標(biāo)板的時鐘信號； TDI為數(shù)據(jù)輸入，即數(shù)據(jù)由仿真器端傳向目標(biāo)板； TDO 為數(shù)據(jù)輸出，其方向與 TDI 相反，即數(shù)據(jù)由目標(biāo)板傳向仿真器端； TMS 為測試模式選擇，信號由仿真器發(fā)起，目標(biāo)板為接收端； TRST 是仿真器發(fā)起的復(fù)位信號，用于 JTAG 仿真模式的復(fù)位； EMU0 和EMU1 用于對多處理器的目標(biāo)板進(jìn)行仿真。為了保證該芯片能夠正常穩(wěn)定工作，需要對它的引腳進(jìn)行配置。 ? 為 了防止 DSP 芯片出現(xiàn)意外停止響應(yīng)和額外插入等待周期，應(yīng)將 HOLD 和READY 引腳上拉為 1，設(shè)置為邏輯 1。 基于 DSP 的帶阻濾波器設(shè)計 21 D099D1100D2101D3102D4103D5104D6113D7114D8115D9116D10117D11118D12119D13121D14122D15123A0131A1132A2133A3134A4136A5137A6138A7139A8140A9141A105A117A128A139A1410A1511A16105A17107A18108A19109NC/A20110NC/A21143NC/A222READY19PS20DS21IS22R/W23MSTRB24IOSTRB25