在系統(tǒng)可編程技術(shù)與應(yīng)用(第二章)pld-wenkub
2023-03-16 01:32:15 本頁面
【正文】 編程 陣列邏輯器件 PALn 第二章 通用陣列邏輯器件 GAL1 可編程邏輯器件的表示法、基本結(jié)構(gòu) 可編程邏輯器件的表示法電路符號表示：表 2 – 1 電路符號表示2圖 2 – 1 PLD緩沖器表示法 與門表示法 由于 PLD陣列規(guī)模較大，因此采用簡化方法： 豎線： 為一組輸入信號，與橫線交叉點(diǎn)的狀態(tài)表示輸入信號是否接到輸入端。： 表示固定連接，不能通過編程改變；“””圖 2 – 3 PLD連接法3圖 2 – 465. PLD中或陣列的表示或門或項(xiàng)圖 2 – 57圖 2 – 6 輸入緩沖電路(a)一般畫法 (b)PLD 中的習(xí)慣畫法(a) (b)A A A AAA1.PLD 的 基 本 結(jié) 構(gòu) 圖輸入電路與陣列輸出電路或陣列輸入項(xiàng)乘積項(xiàng)或項(xiàng)輸入輸出CA B CCAB BA W7 = ABCABCW0 =● ● ●● ● ●與陣列的PLD 習(xí)慣畫法2.4.16類型 與陣列 或陣列 輸出電路PROM (可編程 ROM ) 固定 可編程 固定FPLA (Field Programmable Logic Array )可編程邏輯陣列可編程 可編程 固定PA
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1