pld-wenkub
2023-02-24 16:52:38 本頁(yè)面
【正文】 主要表現(xiàn)在以下幾個(gè)方面。 從應(yīng)用的角度分 專用型：如手機(jī)芯片、電視機(jī)芯片從邏輯功能分PLD CPU 單片機(jī)從制造工藝分三、 LSI的分類通用型：如存儲(chǔ)器、微處理器、單片機(jī)雙極型單極型四、 PLD的分類按集成度：低密度 PLD （ 700門 /片）和高密度 PLD。ROM的基本結(jié)構(gòu) FPLA的基本結(jié)構(gòu) 可編程陣列邏輯（ PAL） 一、 PAL的特點(diǎn) PAL器件由 可編程的與 邏輯陣列、固定的或 邏輯陣列和 輸出電路 三部分組成。2）型號(hào)中帶有字符 L的芯片，如 PAL12L8，輸出低電平有效。 3) 寄存器輸出結(jié)構(gòu) 或邏輯陣列的輸出之間串進(jìn)了由 D觸發(fā)器組成的寄存器 。 通用陣列邏輯（ GAL） 一、 GAL的特點(diǎn) GAL采用電可擦除的 CMOS（ E2CMOS）工藝制造，可反復(fù)多次編程 GAL采用 可編程的輸出邏輯宏單元 OLMC（Output Logic Macro Cell）， 輸出組態(tài)靈活，具有很強(qiáng)的通用性 GAL具有加密功能二、 GAL的電路結(jié)構(gòu) GAL器件有 GAL16V8和 GAL22V10兩種系列，它們的結(jié)構(gòu)基本相同 32*64位的可編程與邏輯陣列 8個(gè)輸出邏輯宏單元 (OLMC)， 8個(gè)三態(tài)輸出緩沖器和 8個(gè)反饋 /輸入緩沖器 16個(gè)輸入變量， 64行表示有 64個(gè)乘積項(xiàng)，共有 2048個(gè)可編程點(diǎn) “或 ”邏輯陣列的 8個(gè)或門分別包含于 8個(gè) OLMC中，每一個(gè) OLMC固定連接 8個(gè)乘積項(xiàng)，不可編程三、 GAL的輸出邏輯宏單元（ OLMC） ，有 8個(gè)輸入端，固定接收來自 “與 ”邏輯陣列的輸出，或門輸出端只能實(shí)現(xiàn)不大于 8個(gè)乘積項(xiàng)的與 或邏輯函數(shù)； XOR（ n)信號(hào)控制的異或門，完成極性選擇，當(dāng) XOR（ n)=0時(shí)，異或門輸出與輸入（或門輸出）同相，當(dāng) XOR（ n）=1時(shí)，異或門輸出與輸入反相 ?擇器 OMUX、乘積項(xiàng)數(shù)據(jù)選擇器 PTMUX、三態(tài)數(shù)據(jù)選擇器 TSMUX和反饋數(shù)據(jù)選擇器 FMUX，它們?cè)诳刂菩盘?hào) AC（ 0）和 AC1（ n）的作用下，可實(shí)現(xiàn)不同的輸出電路結(jié)構(gòu)形式。2） SYN=1， AC（ 0） =0， AC1(n)=0時(shí)， OLMC（ n）的電路結(jié)構(gòu)為 專用組合輸出模式 （ 100）。3) SYN=1， AC（ 0） =1， AC1(n)=1時(shí)， OLMC（ n）的電路結(jié)構(gòu)為 帶反饋的組合輸出模式（ 111） 。5） SYN=0， AC（ 0） =1， AC1(n)=1時(shí)， OLMC（ n）的電路結(jié)構(gòu)為 時(shí)序邏輯的組合輸出模式 (01
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1