接口與通信技術第二章-wenkub
2023-02-11 18:24:42 本頁面
【正文】 送到中斷響應周期由連續(xù)兩個總線周期構成，每個總線周期都會從 INTA引腳輸出一個負脈沖，以此通知外設其中斷請求數據總線。該請求的優(yōu)先級別較低，通過關中斷指令 CLI可清除 CPU內的標志寄存器的中斷允許標志 IF，充而對該中斷請求進行屏蔽。 SS0、 IO/M和 DT/R一道，通過編碼可以指示 CPU在最小組態(tài)模式下的 8種工作狀態(tài)，如表 22所示。 ? ⑦ DT/R（ Data Transmit/Receive）：數據發(fā)送或接收信號引腳，輸出，三態(tài)。 ? 在總線操作周期中， 8088CPU會在第 3個時鐘周期的前沿測試該引腳，如果測到有效（高電平時），表示被訪問的存儲器或 I/O端口已就緒，CPU將在第 4個時鐘周期后結束數據存取總線操作；如果測到無效（低電平時），表示被訪問的存儲器或 I/O端口跟不上 CPU的操作速度， ? 此時 CPU將插入等待周期 TW。有效時，表示 CPU正在從存儲器單元或 I/O端口中讀取數據。 ? ② IO/M（ Input and Output/Memory）： 8088訪問 I/O或者存儲器指示引腳，輸出，三態(tài)。 而 8088在尋址 I/O時只使用 20位地址中的低16位，即 A15~A0，或低 8位，即 A7~A0，對 I/O編程時，我們只需使用低 16位或低 8位地址即可，亦即8088訪問 I/O時，不像訪問存儲器時需要進行邏輯地址到物理地址的轉換 ? 2. 讀寫控制引腳 ? 這是一組讀寫控制引腳信號，是微處理器的控制總線。這些引腳在訪問存儲器的第一個時鐘周期輸出高 4位地址 A19~A16， ? 在訪問外設的第一個時鐘周期輸出低電平（無效），其它時間輸出狀態(tài)信號 S6~S3。在訪問存儲器或外設的總線操作周期中，這些引腳在第一個時鐘周期輸出存儲器或 I/O端口的低 8位地址 A7~A0，其它時間用于傳送 8位數據 D7~D0。為減少引腳數， 8088采用了引腳信號分時復用的方法。在構成應用系統時，最大組態(tài)和最小組態(tài)模式有不同的總線形成辦法。它工作在最大組態(tài)模式，系統總線由8088和 8288共同形成和管理。事實上， Intel 8088同 Intel 8086很相近，都是 16位微處理器，內部運算器和寄存器都是 16位， ? 同樣具有 20位地址線，可以尋址 1MB的內存空間和 64K個 I/O端口，其指令系統完全兼容。 第一節(jié) Intel 8088微處理器的外部特性 ? 微處理器是微型計算機的核心部件，其外部特性表現在它的引腳信號上，并通過引腳的連接在微型計算機中發(fā)揮作用 ? 一 Intel 8088的兩種組態(tài)模式 BM PC/XT采用的 CPU為 Intel 8088，圖 21給出了 Intel 8088的引腳圖，第一章圖 14給出了Intel 8086的引腳圖，比較兩圖可以看出，兩者引腳圖基本相同。事實上， Intel 8088同 Intel 8086很相近，都是 16位微處理器，內部運算器和寄存器都是 16位，同樣具有 20位地址線， 可以尋址 1MB的內存空間和 64K個 I/O端口，其指令系統完全兼容。兩者不同的是， 8088的外部數據總線為 8位，而 8086為16位，因而 8086是真正的 16位微處理器，而 8088被稱為 “ 準 16位 ” 微處理器， ? IBM選擇 8088為 IBM PC/XT的 CPU的原因是當時外部設備的數據寬度均為 8位，并考慮到價格因素。此外，系統中安排了數值運算協處理器 8087的插座，供用戶選用，但沒有使用輸入 /輸出協處理器 8089和總線總裁器8289。 ? 二 最小組態(tài)下的引腳定義 ? 在最小組態(tài)模式下， 8088提供了系統所需要的全部控制信號。所謂分時復用， ? 就是同一引腳在不同的時刻具有不同的功能。 ? ② A15~A8（ Address）： 8位地址引腳，輸出，三態(tài)。其中，S6恒為低電平， S5反映中斷允許標志 IF的狀態(tài)， S4和 S3的編碼反映 CPU當前對段寄存器的使用情況，如表 21所示，表中不使用段寄存器的操作指 I/O訪問和中斷響應等。 ? ① ALE（ Address Latch Enable）：地址鎖存允許引腳，輸出，三態(tài)，高電平有效。該引腳為高電平時，表示 CPU將訪問 I/O端口，此時地址總線 A15~A0提供 16位的 I/O端口地址；為低電平時，表示 CPU將訪問存儲器，此時地址總線 A19~A0提供20位的存儲器物理地址 ? ③ WR（ Write） ：寫控制信號引腳，輸出，三態(tài)，低電平有效。 ? IO/M、 WR和 RD這三個信號構成了微型機的基本控制信號，組合后可形成四種基本的總線控制，即存儲器寫 MEMW、存儲器讀 MEMR、 I/O寫 IOW和I/O讀 IOR。 CPU會在等待周期中繼續(xù)監(jiān)測 READY信號，有效時則進入第 4個時鐘周期，否則繼續(xù)插入等待周期 TW。該信號指示數據總線上數據的流向：高電平時數據自 CPU輸出到總線（發(fā)送），低電平時數據從總線輸入到 CPU（接收）。其中，暫停狀態(tài)在執(zhí)行HLT指令后出現；過度狀態(tài)在總線操作即將結束時出現，它意味著下個總線操作即將開始 。 ? 可屏蔽中斷請求用于常規(guī)的中斷服務，例如，當某個外設需要傳送數據時，可通過該引腳向 C
教學課件相關推薦
鄂ICP備17016276號-1