【正文】 72:4譯碼CE16KX8WECE16KX8WECE16KX8WECE16KX8WE圖4 . 1 2 字?jǐn)U展示意圖(4) 靜態(tài) RAM芯片與 CPU連接 ? 要考慮和解決的幾個(gè)問題： ? CPU的負(fù)載能力 ： ☉ 當(dāng)存儲芯片較多時(shí)，在 CPU與存儲芯片之間，要增加必要的緩沖和驅(qū)動電路。 ① 位擴(kuò)展 ? 用若干片位數(shù)較少的存儲器芯片構(gòu)成具有給定字長的存儲器，而 存儲器的字?jǐn)?shù)與芯片上的字?jǐn)?shù)相同 。 ④ I/O控制 ? 它處于數(shù)據(jù)總線和被選用的單元之間，用以控制被選中的單元讀出或?qū)懭?，并具有放大信息的作用? ☉ 地址譯碼器分為 X和 Y兩個(gè)譯碼器。 ? 兩種地址譯碼方式： ? 一種是單譯碼方式，適用于小容量存儲器； ② 地址譯碼器 ? 地址譯碼器把用二進(jìn)制表示的地址轉(zhuǎn)換為譯碼輸入線上的高電位，以便驅(qū)動相應(yīng)的讀寫電路。 (3) 單管動態(tài) RAM電路 半導(dǎo)體 RAM芯片 地址寄存器X譯碼器驅(qū)動器I / O 電路Y 譯碼器地址寄存器輸出驅(qū)動控制電路輸出輸入讀/ 寫 片選0163816 4 X 6 4存儲矩陣0 1 63A6A7A11圖4 . 8 靜態(tài)M O S R A M 芯片結(jié)構(gòu)圖.........A0A1A5........................ 1. 靜態(tài) MOS存儲器芯片 ? 存儲體 ? 讀寫電路 ? 地址譯碼 ? 控制電路 (1)芯片組成： ① 存儲體 （存儲矩陣） ? 存儲體是存儲單元的集合。 ③ 寫操作： ? 先后送 +Φ0和行選擇脈沖 ； ? 若要寫“ 1”，在 DS1上加高電位，在 DS2上加低電位。 ② 讀操作 ： ? 預(yù)充電：發(fā) +Φ 0脈沖， ? 令行選擇線有效， T3和 T4導(dǎo)通。 ? 實(shí)際上 T3的輸入阻抗不可能為理想的無窮大， CS上的電荷會緩慢泄放； ? 當(dāng) φ變?yōu)?0V， T1~T4均不導(dǎo)通， T3的輸入阻抗可視為無窮大， CS所充電荷就不會泄放，保持原有電平。 (3) 寫入 ? 字線上加高電位， T3與 T4開啟；若要寫 1，在 DS0線 上加 低電位。 ? CPU訪問 M0~ M3的時(shí)間安排 讀寫命令0讀寫命令3讀寫命令2讀寫命令1(a) CPU依 次向各體發(fā)出讀寫命令 (b) CPU訪 問各存儲體的時(shí)間圖4 . 3 多體交叉存儲器的訪問TM ? 盡管每個(gè)存儲體的存儲周期為 TM，但 CPU每隔 1/4TM就可以讀出或?qū)懭胍粋€(gè)數(shù)據(jù)。 ? 把正在被 CPU使用的“活動”的程序和數(shù)據(jù)放在主存中，其余信息則存放在容量大、但速度較慢的輔存中。此時(shí)一般要進(jìn)行 Cache和主存的信息交換。 存儲器結(jié)構(gòu) 1. 存儲系統(tǒng)的層次結(jié)構(gòu) ? 存儲系統(tǒng)的層次結(jié)構(gòu)就是把各種不同容量和不同存取速度的存儲器按一定的結(jié)構(gòu)有機(jī)地組織在一起； ? 程序和數(shù)據(jù)按不同的層次存放在各級存儲器中，而整個(gè)存儲系統(tǒng)具有較好的速度、容量和價(jià)格等方面的綜合性能指標(biāo)。 ? CPU能夠直接訪問的存儲器稱內(nèi)存儲器，高速緩存和主存都是內(nèi)存儲器。 3. 按存儲器在計(jì)算機(jī)中的功能分類 (1) 高速緩沖存儲器（ Cache） ? 目前由雙極型半導(dǎo)體組成，構(gòu)成計(jì)算機(jī)系統(tǒng)中的一個(gè)高速小容量存儲器。 (3) 直接存取存儲器（ DAM） ? 此類存儲器的存取方式介于 RAM和 SAM之間，先選取需要存取信息所在的區(qū)域，然后用順序方式存取。 ? 它不按字單元編址，而以記錄塊為單位編址。 一般有 TM TA 、 TM TW ， TM的單位常采用微秒或毫微秒。 ? 訪問時(shí)間一般用讀出時(shí)間 TA及寫入時(shí)間 TW來描述。 ? 有了存儲器，計(jì)算機(jī)就具有記憶能力，因而能自動地進(jìn)行操作。 （ 4）虛擬存儲器的工作原理。第 4章 存儲系統(tǒng) 本章學(xué)習(xí)導(dǎo)讀： （ 1）主存儲器的組成與結(jié)構(gòu)。 （ 5）輔存（磁表面存儲器、光盤）的存儲原理與讀 /寫過程。 存儲器概述 存儲器的主要性能指標(biāo) ◆ 評價(jià)存儲器特性的主要標(biāo)準(zhǔn)是 大容量 、 高速度 和 低價(jià)格 。 ? TA是從存儲器接到讀命令以后至信息被送到數(shù)據(jù)總線上所需的時(shí)間。 ? 存儲器的頻寬 B表示存儲器被連續(xù)訪問時(shí)，可以提供的數(shù)據(jù)傳送速率； ? 常用每秒鐘傳送信息的位數(shù)（或字節(jié)數(shù)）來衡量。 ? 磁帶存儲器就是一種順序存儲器，它的最大優(yōu)點(diǎn)是存儲容量大，缺點(diǎn)則是存取速度慢。 ? 磁盤就是先尋找信息所在的扇區(qū)，然后再順序存取信息，此類存儲器的容量也比較大，速度則介于 SAM和RAM之中，主要用作輔存。 ? 其存取速度能接近 CPU的工作速度，用來臨時(shí)存放指令和數(shù)據(jù)。 ? 外存儲器的特點(diǎn)是容量大，所以可存放大量的程序和數(shù)據(jù)。 ? 由二類存儲器構(gòu)成的存儲系統(tǒng)層次結(jié)構(gòu) C PU 主存 輔存高速緩存圖4 . 1 存儲器系統(tǒng)的層次結(jié)構(gòu)(1) “高速緩存 —主存”層次 ? 這個(gè)層次主要解決存儲器的速度問題。 ? Cache是一種采用和 CPU工藝相類似的半導(dǎo)體器件構(gòu)成的存儲裝置，其速度可與 CPU相匹配，但容量較小，只能存放一小段程序和數(shù)據(jù)。 2. 多體交叉存取 ? 把主存分為若干容量相同、能獨(dú)立地由 CPU進(jìn)行存取的存儲體。 ４ .2 半導(dǎo)體讀寫存儲器 ■ 半導(dǎo)體 RAM 雙極型 RAM MOS型 RAM 靜態(tài) RAM 動態(tài) RAM 基本存儲單元 ◆ 存儲單元是存儲器的最基本的存儲元件，它可用來存儲一位二進(jìn)制信息。 ? 若要寫 0，在 DS1線上 加 低電位，使 A點(diǎn)電位下降， T2管 截止， B點(diǎn)電位上升， T1管導(dǎo)通，完成寫“ 0”。 ? 假定在 t= tR時(shí) VS會下降到“ 1”電平的臨界值 V1以下，從而使保存的信息丟失； ? 通過計(jì)算可得出信息保存時(shí)間 tR約為 2ms~。 ? DS1保持高電平， DS1和DS2的電位差使 I/O電路產(chǎn)生讀“ 1”信號。 同列其它單元DS1DS2CS1CS2CD1CD2T3 T4T1 T2Tc TdA B+E+ Φ0預(yù)充電 預(yù)充電圖4 . 6 四管動態(tài)M O S 單元電路行選擇線數(shù)據(jù)線CsCdT圖4 . 7 單管動態(tài)M O S R A M 單元電路字選擇線① 讀出 : 若原存“ 1” ，則 CS上電荷通過 T管向數(shù)據(jù)線泄放，形成讀“ 1”信號。在容量較大的存儲器中往往把各個(gè)字的 同一位 組織在一個(gè)集成片中； ? 4096個(gè)存儲單元排成 64*64的矩陣。 ☉ 地址譯碼器只有一個(gè)，其輸出叫字選線，選擇某個(gè)字的所有位。每一個(gè)譯碼器有n/2個(gè)輸入端，可以譯出 2 n/2個(gè)狀態(tài)，兩譯碼器交叉譯碼的結(jié)果，可產(chǎn)生 2 n/2 2 n/2 個(gè)輸出狀態(tài)。 ⑤ 片選控制 ? 將一定數(shù)量的芯片按一定方式連接成一個(gè)完整的存儲器；芯片外的地址譯碼器產(chǎn)生片選控制信號，選中要訪問的存儲字所在的芯片。 (3) 存儲容量的擴(kuò)展 ? 用 8片 4096 1位的芯片構(gòu)成 4K字節(jié)的存儲器；如圖。 ? 速度匹配問題： ☉ 存儲器與 CPU的速度相比，還是有很大差距； ? 多片存儲芯片的選通： ☉ 增加外部譯碼電路，產(chǎn)生片選信號； ? 讀 /寫控制信號： ☉ CPU的讀 /寫控制信號不一定與存儲芯片引腳定義的控制信號相符，所以有時(shí)要增加某些附加線路來實(shí)現(xiàn)正確的控制。 ? 當(dāng) RAS低電平時(shí)輸入行地址， CAS低電平時(shí)輸入列地址。 ☉ RAS、 CAS應(yīng)有足夠的寬度。 ? 寫數(shù)據(jù)必須在 CAS有效之前出現(xiàn)在 Din端。根據(jù)讀出內(nèi)容對各單元進(jìn)行“重寫”；即完成補(bǔ)充充電。 ? 由存儲芯片外部的 DRAM控制電路發(fā)出 RAS信號，并使 CAS保持高電平。 (3) 刷新方式 ? 一次刷新的時(shí)間間隔稱 刷新周期，一般為 2ms； ? 常用的刷新方式有四種： ? 集中式刷新、分散式刷新、異步刷新和透明刷新。 ? 該方式會出現(xiàn) 讀 /寫操作 死區(qū) 正常讀寫( 3 0 7 2 次)刷新操作( 1 2 8 次)tM tR讀/ 寫 再生 讀/ 寫 再生 ?? 讀/ 寫 再生存儲周期( a ) 集中式刷新 ( b ) 分散式刷新圖4 . 1 6 兩種刷新方式1 2 3 ... 3072 3073 3999...② 分散式刷新 (圖 (b)) ? 一個(gè)存儲周期的時(shí)間分為 兩段，前一段時(shí)間 tM用于正常的讀 /寫操作，后一段時(shí)間 tR用于刷新操作。 ? 以 128行為例，在 2ms時(shí)間內(nèi)必須輪流對每一行刷新一次，即每隔 。 ④ 透明刷新（或稱穩(wěn)含式刷新） ? CPU在取指周期后的譯碼時(shí)間內(nèi)，插入刷新操作。此外，從 SRAM緩沖器讀出數(shù)據(jù)的通路與寫入數(shù)據(jù)的通路各自獨(dú)立。 ? SDRAM內(nèi)部采用雙存儲體結(jié)構(gòu)，極大地改善了片內(nèi)存取的并行性； 設(shè)有 SDRAM的工作方式寄存器。 +E00字地址譯碼器011011A1A0D3 D2 D1 D0字線0 （1 1 1 1 ）字線1 （1 1 1 0 ）字線2 （1 1 0 0 ）字線3 （1 0 0 0 ） 圖4 . 2 0 4 4 雙極型掩膜R O M +E 圖4 . 2 1 4 4 M O S 型掩膜R O M00字地址譯碼器0110D3 D2 D1 D011A1A0字線0 （1 1 1 1 ）字線3 （1 0 0 0 ）? MOS型 ROM (圖 ) ? 存儲矩陣可采用單譯碼結(jié)構(gòu)， 也可采用雙譯碼結(jié)構(gòu)。若寫“ 1”，則位線 D加負(fù)壓，將反向偏置的二極管擊穿；若寫“ 0”，位線上不加負(fù)壓， P—N結(jié)不燒穿。 ? 寫入完畢后，撤消 D極上的高壓，由于 Sio2層的絕緣性很好（ 1014~1015 ），注入浮柵的電荷無瀉放回路而保留在浮柵上。 ? 把 EPROM芯片上的石英窗口對著紫外線燈，距離3cm遠(yuǎn)，照射 8—20分鐘，可抹除芯片上全部信息。 E2ROM可進(jìn)行 10000次擦除，在不受干擾時(shí)，存放的數(shù)據(jù)至少可維持 10年。 ? 訪問 Cache的時(shí)間一般為訪問主存時(shí)間的 1/4—1/10；Cache存儲器已在大、中、小及微型機(jī)上普通采用。 ? CPU訪存地址送到 Cache，經(jīng)相聯(lián)存儲映象表的地址映射變換，要訪問的內(nèi)容在 Cache中，則稱為“命中”， CPU要訪問的內(nèi)容不在 Cache中，“不命中”或稱“失靶”，則 CPU送來地址直接到主存中讀取數(shù)據(jù)。 映射方式 ? 假定主存空間被分為 2m個(gè)頁 （頁號為 0、 2…….2 m1） ,每頁大小為 2b個(gè)字節(jié)。實(shí)現(xiàn)這種映象的函數(shù)叫 映象函數(shù) 。 1. 直接映象法 ? 主存和 Cache頁號的對應(yīng)關(guān)系 (圖 ) ? 主存的頁以 2c為模映象到 Cache的固定位置上。 ? 直接映象的優(yōu)點(diǎn)是實(shí)現(xiàn)簡單，其缺點(diǎn)是不夠靈活。 ? 出現(xiàn) Cache中還有很多空頁，也必須對指定的 Cache頁進(jìn)行替換。 ? 主存 —Cache地址變換過程（圖 ） 頁號 頁內(nèi)地址主存地址C a c h e 地址相聯(lián)比較失靶去主存讀命中頁號 頁內(nèi)地址 圖4 . 3 1 全相聯(lián)映象地址變換... ... ? 讓主存頁號與目錄表中各項(xiàng)的頁號作相聯(lián)比較；如有相同的，則將對應(yīng)行的 Cache頁號取出，拼接上頁內(nèi)地址就形成了 Cache地址。 ? 全相聯(lián)映象法和直接映象法結(jié)合起來，就產(chǎn)生了組相聯(lián)映象法。 ? 主存地址 32位， m=20，最大可分成 220個(gè)區(qū)；每區(qū)128(2q)頁，每頁 32個(gè)字節(jié)。 ? 在組相聯(lián)映象法中，某區(qū)的第 i頁可以調(diào)入 i組中的任意一頁。S字段越大，則 Cache頁沖突越低，而相聯(lián)映象表也越大。 ◆ Cache頁失靶處理 ◆ 替換策略的選取 ? 替換策略的選取要根據(jù)實(shí)現(xiàn)的難易，以及是否能獲得高的命中率兩方面因素來決定。 ◆ 說明兩種替換算法的工作原理和命中率 (圖 ) ? 也不是分組容量越大越好，因?yàn)榻M內(nèi)采用全相聯(lián)映象法，隨著組內(nèi)容量的增大，其實(shí)現(xiàn)的復(fù)雜性也增加。 ? 處理機(jī)進(jìn)行寫操作時(shí)，利用“ Cache—主存”層次中存在于處理機(jī)和主存之間的通路將信息也寫回主存。