【正文】 線后續(xù)的介電層生長，因?yàn)橛? 較高的填孔（溝槽）能力要求而需要使用較復(fù)雜的HDP CVD（高濃度等離子體化學(xué)氣相沉積）工藝，但是銅互連流程中，對后續(xù)的介電層生長，因?yàn)槭窃诨瘜W(xué)機(jī)械研磨的平坦化之后，對填孔（溝槽）能力無特殊要求，可以使用普通的PECVD(等離子體增強(qiáng)式化學(xué)氣相沉積)。 鋁互連與銅互連的不同工藝流程后端銅互連工藝相對于鋁互連工藝，還有簡化工藝流程，降低成本的優(yōu)點(diǎn)。使用銅互連可以減小芯片上互連線的電阻，或者在保持電阻不變的情況下減小互連金屬的厚度來降低同一層內(nèi)互連線間的耦合電容，從而降低耦合噪聲和互連線的信號延遲。103（K1）4熱膨脹系數(shù)180?？上У氖桥c如銅這樣的材料相比，鋁的電阻率較大，電遷移特性相對較差。而且有專家認(rèn)為，銅互連工藝開發(fā)的潛力還很大，至少在15nm技術(shù)節(jié)點(diǎn)之前還不需要下一代互連技術(shù)——光互連技術(shù)。由于釕對銅有一定的阻擋作用，在一定程度上起到阻擋層的作用，因此釕不僅有可能取代擴(kuò)散阻擋層常用的Ta/TaN兩步工藝，而且還可能同時(shí)取代電鍍種籽層，至少也可以達(dá)到減薄阻擋層厚度的目的。不過ALD目前的缺點(diǎn)是硬件成本高，沉積速度慢，生產(chǎn)效率低。目前最有可能解決以上問題的方法是ALD和無種籽電鍍。但實(shí)際上只有銅才是真正的導(dǎo)體。但是當(dāng)芯片的特征尺寸變?yōu)?5nm或者更小時(shí)，擴(kuò)散阻擋層和銅種籽層的等比例縮小將面臨嚴(yán)重困難。在最新的90nm制造工藝中，廠商廣泛采用了七層或八層銅互連技術(shù)。2000年英特爾公司推出了采用了130nm銅互連技術(shù)的Tualatin奔騰III處理器。由此可見，低阻值連線金屬以及低k值介電質(zhì)的應(yīng)用，可以有效的縮短互連延時(shí)，提高器件的速度。我們可以看到，隨著器件尺寸的縮小，本征延時(shí)不斷下降，晶體管本身速度不斷提高。集成電路后端互連技術(shù)的主要功能是將密布于芯片各處的幾十萬上百萬個(gè)半導(dǎo)體器件連接整合起來，以實(shí)現(xiàn)千變?nèi)f化的集成電路的設(shè)計(jì)功能。后端互連技術(shù)，已經(jīng)逐步從鋁互連過渡到銅互連。較低的電阻率可以減少后端互連的RC延時(shí)，也可以降低器件的功耗。雖然在鋁中摻入一定比例的銅會對這個(gè)問題有顯著改善，但是隨著互連尺寸的進(jìn)一步減小，電流密度的不斷增加，電遷移問題將會越來越嚴(yán)重。但是，隨著晶體管尺寸的不斷縮小，原本應(yīng)用了幾十年的鋁互連工藝，已經(jīng)不能滿足集成電路集成度、速度和可靠性持續(xù)提高的需求。通過研究在電鍍銅工藝中不同轉(zhuǎn)速，不同退火溫度的銅金屬層的電阻率和內(nèi)應(yīng)力, 及電鍍后到化學(xué)機(jī)械研磨之間等待時(shí)間，進(jìn)行工藝參數(shù)的調(diào)整,找到了幾種有效解決銅金屬層后孔洞缺陷的方案。后端互連技術(shù)，已經(jīng)逐步從鋁互連過渡到銅互連。 保密□，在 年解密后適用本授權(quán)書。對本文的研究做出重要貢獻(xiàn)的個(gè)人和集體，均已在文中以明確方式標(biāo)明。申請上海交通大學(xué)工程碩士學(xué)位論文電鍍工藝優(yōu)化對銅金屬層后孔洞缺陷的影響學(xué)校代碼：10248作者姓名：黃濤學(xué) 號：1082102058第一導(dǎo)師：汪輝第二導(dǎo)師：胡平學(xué)科專業(yè)：微電子工程答辯日期：2010年05月12日上海交通大學(xué)微電子學(xué)院2010年05 月A Dissertation Submitted to Shanghai Jiao Tong University本人完全意識到本聲明的法律結(jié)果由本人承擔(dān)。本學(xué)位論文屬于 不保密□。銅互連技術(shù)已經(jīng)成為主流。在本項(xiàng)研究工作中，根據(jù)實(shí)際生產(chǎn)應(yīng)用降低成本，提高效益的需求，選取了低轉(zhuǎn)速的電鍍銅工藝和控制電鍍后到化學(xué)機(jī)械研磨之間等待時(shí)間方案應(yīng)用到實(shí)際生產(chǎn)工藝中。隨著器件尺寸的縮小，后端互連的尺寸也等比例的不斷縮小，導(dǎo)致互連電阻不斷升高，這勢必需要尋求電阻率較低的金屬。因此在深亞微米工藝中 ( 0 .1 8μm及以下) ，銅逐步代替鋁成為硅片上金屬化布線的材料。銅的電遷移特性遠(yuǎn)好于鋁。銅互連技術(shù)已經(jīng)成為主流。后端互聯(lián)技術(shù)對集成電路的主要影響在于響應(yīng)速度以及可靠性。但是后端互連延時(shí)卻因?yàn)檫B線電阻增加（連線橫截面不斷縮小）和耦合電容的增大而快速增加，互連延時(shí)快速增加，甚至超過了本征延時(shí)而開始主導(dǎo)器件的延時(shí)。因此，尋求適合半導(dǎo)體工藝的，更低阻值的連線金屬材料以及更低介電常數(shù)的低k值介電質(zhì)，成為后端連技術(shù)發(fā)展的主要任務(wù)之一。TI、Xilinx、三星、臺積電、聯(lián)電等公司也開始紛紛采用銅互連工藝。根據(jù)最新報(bào)道，65nm制造工藝中的銅互連工藝和低K介電材料也已經(jīng)被攻克，目前正向著45nm技術(shù)節(jié)點(diǎn)進(jìn)發(fā)。首先，種子層必須足夠薄，這樣才可以避免在高縱寬比結(jié)構(gòu)上沉積銅時(shí)出現(xiàn)頂部外懸結(jié)構(gòu)，防止產(chǎn)生空洞；但是它又不能太薄。例如，在65nm工藝時(shí)，銅導(dǎo)線的寬度和高度分別為90nm和150nm，兩側(cè)則分別為10nm。使用ALD技術(shù)能夠在高深寬比結(jié)構(gòu)薄膜沉積時(shí)具有100%臺階覆蓋率，對沉積薄膜成份和厚度具有出色的控制能力，能獲得純度很高質(zhì)量很好的薄膜。 此外，過渡金屬－釕可以實(shí)現(xiàn)銅的無種籽電鍍，在釕上電鍍銅和普通的銅電鍍工藝兼容。況且，使用ALD技術(shù)沉積的釕薄膜具有更高的質(zhì)量和更低的電阻率。 從鋁互連到銅互連后端互連延時(shí)對器件速度的影響可由以下RC公式直觀地看出，在設(shè)計(jì)尺寸一定的前提下，降低ρ和εr是提高速度的關(guān)鍵。隨著對材料性能的要求越來越高，最先進(jìn)的工藝正在越來多地選擇銅作為導(dǎo)體。106（℃1）17熔點(diǎn)（℃）108596210646603387熱容（）386234132917138在空氣中的穩(wěn)定性差差很好好差集成電路中傳統(tǒng)使用的金屬布線為鋁，具有成本低、技術(shù)成熟，粘附力強(qiáng)、易刻蝕、與P型及N型半導(dǎo)體易形成好的歐姆接觸等優(yōu)點(diǎn)：但電阻率相對較高，易于發(fā)生電遷徙，易和Si共溶；在300 C左右的工藝溫度下鋁薄膜上會形成錠，穿透相鄰互連線之間的電介質(zhì)絕緣層造成短路． μm以下工藝，鋁的電阻率及抗電遷移能力已經(jīng)逐漸不能滿足工藝性能要求。在保持同樣的R（時(shí)間延遲下，可以減少命屬布線的層數(shù)，而且芯片面積可縮小20~30％。傳統(tǒng)的鋁互連工藝，是先生長金屬層，后覆蓋介電層的方式。由上述對比可見，與傳統(tǒng)的鋁互連工藝比較，銅互連工藝具有減少工藝步驟20%~30%的潛力，而且，銅鑲嵌工藝，不僅有較少的制造步驟，而且排除了傳統(tǒng)鋁互連金屬化中最難的步驟，包括鋁刻蝕，HDPCVD工藝，和許多鎢與介電層的化學(xué)機(jī)械研磨步驟。集成電路銅電鍍工藝通常采用硫酸鹽體系的電鍍液，鍍液由硫酸銅、硫酸和水組成，呈淡藍(lán)色。業(yè)界300mm生產(chǎn)線基本采用諾發(fā)（Novellus）公司的Sabre Next來生長金屬電鍍銅。由法拉第電解定律我們可以推導(dǎo)出電鍍銅厚度于電鍍時(shí)電量的關(guān)系： 晶片接觸園環(huán)意圖其中 M表示銅原子摩爾質(zhì)量，m表示物質(zhì)質(zhì)量，n摩爾當(dāng)量F表示法拉第常量I 電鍍時(shí)電流大小t電鍍時(shí)間ρ銅原子密度A晶片表面積x電鍍銅厚度d 晶原直徑pi 圓周率由公式3 得知電鍍銅厚度于電鍍時(shí)電流大小和電鍍時(shí)間成正比關(guān)系，為了得到所需厚度的電鍍銅，采用高電流可以節(jié)省電鍍時(shí)間，但是電鍍銅工藝的填洞能力一般是先隨著電流密度的增加而增加，但到了一定的電流密度范圍，填洞能力反而隨著電流密度的增加而減低。填洞過程在第一步和第二步已經(jīng)全部完成。加速劑分子量較小，一般吸附在銅表面和溝槽底部，降低電鍍反應(yīng)的電化學(xué)電位和陰極極化，從而使該部位沉積速率加快，實(shí)現(xiàn)溝槽的超填充。抑制劑一般大量吸附在溝槽的開口處，抑制這部分的銅沉積，防止出現(xiàn)空洞。平坦劑通過在較密的細(xì)線條上方抑制銅的過度沉積從而獲得較好的平坦化效果，保證了較小尺寸的圖形不會被提前填滿，有效地降低了鍍層表面起伏。 為實(shí)現(xiàn)無空洞和無缺陷電鍍，除了改進(jìn)添加劑的單個(gè)性能外，還需要確定幾種添加劑同時(shí)存在時(shí)各添加劑濃度的恰當(dāng)值，使三者之間互相平衡，才能達(dá)到良好的綜合性能，得到低電阻率、結(jié)構(gòu)致密和表面粗糙度小的銅鍍層。這個(gè)過程我們稱之為銅金屬得自退火。所以要加速銅原子的自退火速度，于是電鍍后退火工藝被引入到電鍍工藝當(dāng)中。當(dāng)電流流動(dòng)到有孔洞的地方，電阻突然增大，會造成更大的孔洞缺陷，嚴(yán)重時(shí)會導(dǎo)致電流中斷，從而導(dǎo)致電遷移測試失敗。金屬導(dǎo)電的自由電子模型假設(shè)傳導(dǎo)電子可在金屬中自由運(yùn)動(dòng)，除散射作用外，并不受晶格粒子的限制。在微電子器件中，當(dāng)電流密度很高時(shí)，在互連引線內(nèi)將發(fā)生電遷移。早在1861年Gerardin在PbSn，KNa, AuHg，BiHg 等液態(tài)合金中就發(fā)現(xiàn)了電遷移現(xiàn)象。薄膜金屬就不同，尤其是對于超大規(guī)模集成電路中的互連金屬，由于只有很小的截面積，可以經(jīng)受高達(dá)10 7A/cm 2的電流 密度。1967年以來，歷屆可靠性物理年會 上都有電遷移研究方面的成果發(fā)表。由于在金屬薄膜沉積過程存在雜質(zhì)污染，與塊狀金屬相比，薄膜生長過程中局部的應(yīng)力使薄膜中的缺陷密度顯著增加。按照缺陷在空間的分布情況可將其分為3類： (1)點(diǎn)缺陷：空位、間隙原子和雜質(zhì)原子就是這種缺陷。金屬薄膜在形成過程中，由于晶格的扭曲、薄膜與襯底間的溫度梯度、與襯底材料晶格常數(shù)失配、熱膨脹系數(shù)的差異等，都會在金屬薄膜中產(chǎn)生位錯(cuò)，使金屬薄膜中的位錯(cuò)密度比塊狀金屬大得多。這些缺陷的產(chǎn)生和發(fā)展、運(yùn)動(dòng)與相互作用，以至于合并或消失，將對金屬薄膜的電遷移過程有很大影響。因而，半導(dǎo)體器件中所用的金屬薄膜的晶界性質(zhì)對其可靠性影響很大。)和大角度晶界(q = 530186。當(dāng)外來雜質(zhì)原于半徑與溶劑的原子半徑相差較大時(shí)，若其在晶粒內(nèi)部則會產(chǎn)生較大的畸變能，而沉淀于晶界處，則畸變能較低。實(shí)驗(yàn)發(fā)現(xiàn)，3種擴(kuò)散均是各向異性，雜質(zhì)的存在對擴(kuò)散速率有影響。其機(jī)理主要是在45nm節(jié)點(diǎn)前銅金屬種子層一般采用PVD物理氣相沉積的方法來制取，與CVD化學(xué)氣相沉積相比，物理氣相沉積的階梯覆蓋率會差許多，如果沉積厚的種子層的銅溝槽頂部的開口會變小，導(dǎo)致電鍍時(shí)溝槽內(nèi)還沒有填滿銅，頂部開口就已經(jīng)封上，造成孔洞缺陷。在目前的集成電路制造中，芯片的布線和互連幾乎全部是采用直流電鍍的方法獲得銅鍍層。銅電鍍是有機(jī)添加劑共同作用的結(jié)果，它們之間彼此競爭又相互關(guān)聯(lián)。n 退火工藝對孔洞缺陷的影響。目前業(yè)界研究主要集中在化學(xué)研磨液成分的變化對孔洞缺陷的影響。雖然這些方法對銅金屬層孔洞缺陷的控制有一定的效果，但是還不能完全適用于大規(guī)模制造工藝。電鍍銅有自退火的特性，即長時(shí)間的等待會使晶粒慢慢張大，互相吞并，進(jìn)行二次再結(jié)晶從而導(dǎo)致孔洞缺陷的產(chǎn)生。結(jié)合產(chǎn)品工藝整合的需求選擇合適的退火溫度和退火時(shí)間。而后，采用SIP(self ionized plasma) PVD 技術(shù)在300mm的晶圓上生長一層厚度為200A的TaN/Ta阻擋層（Barrier layer）和900A銅種子層（Seed layer）?；瘜W(xué)機(jī)械研磨后用KLA掃描鏡面表面的缺陷，SEM version觀測表面缺陷的形態(tài)。用Hitach 4探針測量儀測量銅薄膜的電阻率，用Nanospec6100 測量薄膜的內(nèi)應(yīng)力。最后，用ECP（Novellus Sabre）機(jī)臺生長厚度為7000A的銅薄膜，再經(jīng)過不同的原位熱處理，得到我們的樣