【正文】 6A0。 ，但不適合完成較大規(guī)模的電路系統(tǒng)設(shè)計(jì)；；；。 = X”AB” D. idata = B”21”。 A. DOC B. GDF C. BMP D. JIF 51. 在一個(gè)VHDL設(shè)計(jì)中Idata是一個(gè)信號(hào)，數(shù)據(jù)類型為std_logic_vector，試指出下面那個(gè)賦值語(yǔ)句是錯(cuò)誤的。47. MAX+PLUSII的設(shè)計(jì)文件不能直接保存在 B 。A. 表達(dá)式寬度不匹配。B. 錯(cuò)將設(shè)計(jì)文件存入了根目錄，并將其設(shè)定成工程。……E=(2=’1’, 4=’0’, OTHERS=’1’)。 A. 器件的工作頻率越小 B. 器件的管腳越少 C. 器件的延時(shí)越小 D. 器件的功耗越小 43. 如果a=1,b=1，則邏輯表達(dá)式（a XOR b） OR（ NOT b AND a）的值是 A 。 A. FLASH B. EEROM C. SRAM D. PROM 39.? 在EDA中，ISP的中文含義是 B 。 D. 前面的都不正確 35. EDA的中文含義是 A 。 A. IF語(yǔ)句 B. LOOP語(yǔ)句 C. PROCESS語(yǔ)句 D. CASE語(yǔ)句 34. 正確給變量X賦值的語(yǔ)句是 B 。 A. 0 B. 1 C. 2 D. 不確定 30.? 關(guān)于關(guān)系運(yùn)算符的說(shuō)法正確的是 C 。 A. 任何數(shù)據(jù)類型都可以通過(guò)轉(zhuǎn)化函數(shù)相互轉(zhuǎn)化 B. 只有特定類型的數(shù)據(jù)類型可以轉(zhuǎn)化 C. 任何數(shù)據(jù)類型都不能轉(zhuǎn)化 D. 前面說(shuō)法都是錯(cuò)誤的 26. VHDL運(yùn)算符優(yōu)先級(jí)的說(shuō)法正確的是 C 。 A. STD_LOGIC B. STD_LOGIC_VECTOR C. BIT D. 前面三個(gè)答案都是錯(cuò)誤的 22. STD_LOGIG_1164中定義的高阻是字符 D 。 A. 數(shù)據(jù)類型不同不能進(jìn)行運(yùn)算 B. 數(shù)據(jù)類型相同才能進(jìn)行運(yùn)算 C. 數(shù)據(jù)類型相同或相符就可以運(yùn)算 D. 運(yùn)算與數(shù)據(jù)類型無(wú)關(guān) 18. 下面數(shù)據(jù)中屬于實(shí)數(shù)的是 A 。 A. 實(shí)體中任何位置 B. 實(shí)體中特定位置 C. 結(jié)構(gòu)體中任何位置 D. 結(jié)構(gòu)體中特定位置14. 變量是局部量可以寫(xiě)在 B 。 A. a_2_3 B. a_____2 C. 2_2_a D. 2a 10. 不符合1987VHDL標(biāo)準(zhǔn)的標(biāo)識(shí)符是 C 。 A. 敏感的 B. 只能用小寫(xiě) C. 只能用大寫(xiě) D. 不敏感 6. 關(guān)于1987標(biāo)準(zhǔn)的VHDL語(yǔ)言中，標(biāo)識(shí)符描述正確的是 A 。 A. 實(shí)體中 B. 結(jié)構(gòu)體中 C. 任何位置 D. 進(jìn)程體 2. 描述項(xiàng)目具有邏輯功能的是 B 。 A. 實(shí)體 B. 結(jié)構(gòu)體 C. 配置 D. 進(jìn)程 3. 關(guān)鍵字ARCHITECTURE定義的是 A 。 A. 必須以英文字母開(kāi)頭 7. 關(guān)于1987標(biāo)準(zhǔn)的VHDL語(yǔ)言中，標(biāo)識(shí)符描述正確的是 B 。 A. a_1_in B. a_in_2 C. 2_a D. asd_1 11. 不符合1987VHDL標(biāo)準(zhǔn)的標(biāo)識(shí)符是 D 。 A. 實(shí)體中 B. 進(jìn)程中 C. 線粒體 D. 種子體中 15. 變量和信號(hào)的描述正確的是 A 。 A. B. 3 C. ‘1’ D. “11011” 19. 下面數(shù)據(jù)中屬于位矢量的是 D 。 A. X B. x C. z D. Z 23. STD_LOGIG_1164中字符H定義的是 A 。 A. 邏輯運(yùn)算的優(yōu)先級(jí)最高 B. 關(guān)系運(yùn)算的優(yōu)先級(jí)最高 C. 邏輯運(yùn)算的優(yōu)先級(jí)最低 D. 關(guān)系運(yùn)算的優(yōu)先級(jí)最低 27. VHDL運(yùn)算符優(yōu)先級(jí)的說(shuō)法正確的是 A 。 A. 不能進(jìn)行關(guān)系運(yùn)算 B. 關(guān)系運(yùn)算和數(shù)據(jù)類型無(wú)關(guān) C. 關(guān)系運(yùn)算數(shù)據(jù)類型要相同 D. 前面的說(shuō)法都錯(cuò)誤 31.? 轉(zhuǎn)換函數(shù)TO_BITVECTOR(A)的功能是 A 。 A. X=A+B。 A. 電子設(shè)計(jì)自動(dòng)化 B. 計(jì)算機(jī)輔助計(jì)算 C. 計(jì)算機(jī)輔助教學(xué) D. 計(jì)算機(jī)輔助制造 36.? 可編程邏輯器件的英文簡(jiǎn)稱是 D 。 A. 網(wǎng)絡(luò)供應(yīng)商 B. 在系統(tǒng)編程 C. 沒(méi)有特定意義 D. 使用編程器燒寫(xiě)PLD芯片 40.? 在EDA中，IP的中文含義是 D 。 A. 0 B. 1 C. 2 D. 不確定 44.? 執(zhí)行下列語(yǔ)句后Q的值等于 B 。Q=(2=E (2), 4=E (3), 5=’1’, 7=E (5), OTHERS=E (4))。C. 設(shè)計(jì)文件的文件名與實(shí)體名不一致。 B. 錯(cuò)將設(shè)計(jì)文件存入了根目錄，并將其設(shè)定成工程。 A． 硬盤(pán) B. 根目錄 C. 文件夾 D. 工程目錄 48. MAXPLUSII是哪個(gè)公司的軟件 A 。 D 。52. 在VHDL語(yǔ)言中，下列對(duì)時(shí)鐘邊沿檢測(cè)描述中，錯(cuò)誤的是 D 。54. 在一個(gè)VHDL設(shè)計(jì)中idata是一個(gè)信號(hào)，數(shù)據(jù)類型為integer，數(shù)據(jù)范圍0 to 127，下面哪個(gè)賦值語(yǔ)句是正確的。 = 167E1。 。 58. VHDL語(yǔ)言共支持四種常用庫(kù)，其中哪種庫(kù)是用戶的VHDL設(shè)計(jì)現(xiàn)行工作庫(kù)： D 。 62. VHDL文本編輯中編譯時(shí)出現(xiàn)如下的報(bào)錯(cuò)信息Error: Can’t open VHDL “WORK” 其錯(cuò)誤原因是 B 。D. 程序中缺少關(guān)鍵詞。A . 信號(hào)相當(dāng)于器件內(nèi)部的一個(gè)數(shù)據(jù)暫存節(jié)點(diǎn)。66. 下面哪一個(gè)可以用作VHDL中的合法的實(shí)體名 D 。C. 設(shè)計(jì)文件的文件名與實(shí)體名不一致。B. 變量的賦值不是立即發(fā)生的，它需要有一個(gè)δ延時(shí)。A. 條件句中的選擇值或標(biāo)識(shí)符所代表的值必須在表達(dá)式的取值范圍內(nèi)。70. VHDL中,為目標(biāo)變量賦值符號(hào)是 D 。A. 8 B. 7 C. 0 74. 在VHDL中，PROCESS結(jié)構(gòu)內(nèi)部是由 A 語(yǔ)句組成的。A. gdf B. scf C. sys D. tdf78. 在元件例化語(yǔ)句中，用 D 符號(hào)實(shí)現(xiàn)名稱映射，將例化元件端口聲明語(yǔ)句中的信號(hào)與PORT MAP（）中的信號(hào)名關(guān)聯(lián)起來(lái)。A. 編輯 B. 編譯 C. 綜合 D. 編程82. VHDL文本編輯中編譯時(shí)出現(xiàn)如下的報(bào)錯(cuò)信息Error: VHDL Design File “mux21” must contain an entity of the same name 其錯(cuò)誤原因是 C 。 D. 程序中缺少關(guān)鍵詞?！璄=(2=’0’, 4=’0’, OTHERS=’1’)。 D. 綜合是純軟件的轉(zhuǎn)換過(guò)程，與器件硬件結(jié)構(gòu)無(wú)關(guān)；85. 關(guān)于VHDL中的數(shù)字，請(qǐng)找出以下數(shù)字中數(shù)值最小的一個(gè)： C A. 21111_1110 B. 8276 C. 10170 D. 16EE186. 以下對(duì)于進(jìn)程PROCESS的說(shuō)法，正確的是： C 。A．21111_1110 276 C. 0170 EE189．VHDL語(yǔ)言是一種結(jié)構(gòu)化設(shè)計(jì)語(yǔ)言；一個(gè)設(shè)計(jì)實(shí)體（電路模塊）包括實(shí)體與結(jié)構(gòu)體兩部分，結(jié)構(gòu)體描述 B 。A. BIT B. STD_LOGIC C. BOOLEAN D. INTEGER92. 在VHDL中 D 不能將信息帶出對(duì)它定義的當(dāng)前設(shè)計(jì)單元。SIGNAL Q: STD_LOGIC_VECTOR (9 DOWNTO 2)。 A． 小寫(xiě)字母和數(shù)字 B. 大寫(xiě)字母數(shù)字 D. 全部是數(shù)字 97. 執(zhí)行MAX+PLUSII的 A 命令，可以為設(shè)計(jì)電路建立一個(gè)元件符號(hào)。A． 設(shè)計(jì)輸入 B. 設(shè)計(jì)輸出 C. 設(shè)計(jì)實(shí)體 D. 設(shè)計(jì)結(jié)構(gòu) 一、填空題(本大題共10小題，每空1分，共20 分)設(shè)計(jì)輸入、設(shè)計(jì)實(shí)現(xiàn)、實(shí)際設(shè)計(jì)檢驗(yàn)和X和CPLD 芯片中，完成硬件設(shè)計(jì)和驗(yàn)證。二、選擇題：(本大題共5小題，每小題3分，共15 分)。 C. Compiler D. PACKAGE14．下面既是并行語(yǔ)句又是串行語(yǔ)句的是（ …ELSE語(yǔ)句15．在VHDL中，用語(yǔ)句（D D. clock’EVENT 現(xiàn)場(chǎng)可編程門(mén)陣列2. MAXPLUS2中編譯VHDL源程序時(shí)要求((C )A. STD_LOGIC ；B. STD_LOGIC_VECTOR；C. BIT；D. ARRAY。LOOP語(yǔ)句；C. PROCESS語(yǔ)句；D. CASE語(yǔ)句。9. 進(jìn)程中的信號(hào)賦值語(yǔ)句，其信號(hào)更新是(C )A. 按順序完成；B. 比變量更快完成；C. 在進(jìn)程的最后完成；D. 都不對(duì)。 B. 適配。 F. 綜合請(qǐng)選擇合適的項(xiàng)構(gòu)成基于EDA軟件的FPGA / CPLD設(shè)計(jì)流程：A → ___F___ → ___B__ → ____C___ → D → ___E____2． PLD的可編程主要基于A. LUT結(jié)構(gòu) 或者 B. 乘積項(xiàng)結(jié)構(gòu)：請(qǐng)指出下列兩種可編程邏輯基于的可編程結(jié)構(gòu)：FPGA 基于 ____A_____CPLD 基于 ____B_____3． 在狀態(tài)機(jī)的具體實(shí)現(xiàn)時(shí)，往往需要針對(duì)具體的器件類型來(lái)選擇合適的狀態(tài)機(jī)編碼。A. 條件相與的邏輯B. 條件相或的邏輯C. 條件相異或的邏輯D. 三態(tài)控制電路7． 在一個(gè)VHDL設(shè)計(jì)中Idata是一個(gè)信號(hào)，數(shù)據(jù)類型為std_logic_vector，試指出下面那個(gè)賦值語(yǔ)句是錯(cuò)誤的。D. idata = B”21”。P25A. 軟IP B. 固IPC. 硬IP D. 全對(duì)4. 綜合是EDA設(shè)計(jì)流程的關(guān)鍵步驟，在下面對(duì)綜合的描述中，_____D____是錯(cuò)誤的。D. 綜合可理解為，將軟件描述與給定的硬件結(jié)構(gòu)用電路網(wǎng)表文件表示的映射過(guò)程，并且這種映射關(guān)系是唯一的（即綜合結(jié)果是唯一的）。P238A. 流水線設(shè)計(jì) B. 資源共享C. 邏輯優(yōu)化 D. 串行化8. 進(jìn)程中的信號(hào)賦值語(yǔ)句，其信號(hào)更新是___B____。LIBRARY IEEE。 Q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)) 。EVENT AND CLK = 39。)。 END PROCESS 。LIBRARY IEEE。 Y : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)) 。 ELSE B。 2ENTITY LED7SEG IS 3PORT ( A : IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 7ARCHITECTURE one OF LED7SEG IS 8 SIGNAL TMP : STD_LOGIC。 THEN 13 TMP = A。 20 WHEN 0001 = LED7S = 0000110。 24 WHEN 0101 = LED7S = 1101101。 28 WHEN 1001 = LED7S = 1101111。 321. 在程序中存在兩處錯(cuò)誤，試指出，并說(shuō)明理由：第14行 TMP附值錯(cuò)誤第29與30行之間，缺少WHEN OTHERS語(yǔ)句2. 修改相應(yīng)行的程序：錯(cuò)誤1 行號(hào)： 9 程序改為： TMP : STD_LOGIC_VECTOR(3 D