數(shù)據(jù)處理邏輯電路ppt課件-wenkub
2023-05-15 18:13:33 本頁面
【正文】 數(shù)據(jù)選擇器又稱多路選擇器或多路開關(guān)，在地址代碼 A A0和使能控制端 E的控制下，從 D0~D3多個(gè)數(shù)據(jù)中選擇一個(gè)到輸出端 Y。1B2S2A2 amp。amp。1 S2A2 amp。amp。11A01 B0S0Si=AiOBiOCIiCOi=AiBi+(Ai+Bi)CIi+ +CIA+BABA0B0(A0+B0)=A0OB0+amp。超前進(jìn)位的加法器 ——74LS283： 可以完成兩個(gè)四位二進(jìn)制數(shù)的并行加法，有低位的進(jìn)位信號輸入端。真值表：邏輯電路： 符號： 用其它邏輯電路（如與、或門等）均可實(shí)現(xiàn)半加器。 特征：1）電路由門組成，不含反饋；2）由組合邏輯電路的集成器件和門構(gòu)成，不含反饋。組合邏輯電路的分析： 由門電路構(gòu)成的組合邏輯電路：（ 1）由給定邏輯電路圖寫出每一個(gè)門的輸出邏輯函數(shù)的表達(dá)式，進(jìn)而得到輸入與輸出的邏輯表達(dá)式；（ 2）化簡邏輯函數(shù)；（ 3）根據(jù)輸出函數(shù)的表達(dá)式，列出輸出函數(shù)真值表；（ 4）由真值表分析電路的功能。二、全加器二進(jìn)制加法運(yùn)算中，僅進(jìn)行半加是不夠的，大部分情況下低位有進(jìn)位信號，因此，兩個(gè)一位二進(jìn)制數(shù)與低位的進(jìn)位相加叫全加，實(shí)現(xiàn)全加的電路稱為全加器。 輸入信號： A A A A0、 BB B B0、 CI； 輸出信號： CO、 S S S S0。 1 CIA0B0+(A0+B0)=CI(A0B0)(A0+B0)=(CI+A0B0)(A0+B0)= A0B0+(A0+B0)CI=C0部分邏輯電路：=1CIamp。1B1S1A1 amp。 1C0C1C1=CIA0B0A1B1+A1B1(A0+B0)+(A1+B1)G1G1= A1B1(A1+B1)=A1OB1+部分邏電路的關(guān)系 ：C1=CIA0B0A1B1+A1B1(A0+B0)+(A1+B1)=CIA0B0A1B1 A1B1(A0+B0) (A1+B1)=(CI+A0B0+A1B1)(A1B1+A0+B0)(A1+B1)=(A1B1CI+A1B1A0B0+A1B1+A0CI+A0B0+A0A1B1+B0CI+B0A1B1)(A1+B1)=(A1B1+A0CI+A0B0+B0CI)(A1+B1) =(A1B1+A0B0+(A0+B0)CI)(A1+B1)=(A1B1+C0)(A1+B1)=A1B1(A1+B1)+C0(A1+B1)=A1B1+C0(A1+B1)= C1C0=A0B0+(A0+B0)CI邏輯電路：=1CIamp。1B1S1A1 amp。 1C0C1=1amp。 邏輯關(guān)系：真值表： 實(shí)現(xiàn)數(shù)據(jù)選擇的邏輯電路有很多，例如用與非門、與或非門等。 輸入信號： D D1 D1 D13和 D D2D2 D23兩組數(shù)據(jù)信號； 地址信號： A A0， 控制并選擇輸入信號傳輸?shù)捷敵龆耍? 輸出信號： Y Y2分別輸出由地址控制的數(shù)據(jù)信號；74LS153： 雙四選一選擇器。例題 1：A2 S2 S1 A1 A0 Y0 1 0 0 0 D00 1 0 0
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1