時(shí)序邏輯電路習(xí)題-wenkub
2023-04-09 03:33:30 本頁(yè)面
【正文】 ,K=0 D、J=0,K=1 (4)欲使JK觸發(fā)器按Qn+1=1工作，可使JK觸發(fā)器的輸入端。 B、J=Q,K= C、同步RS觸發(fā)器A、B、C、D、(6)試寫出圖所示各觸發(fā)器輸出的次態(tài)函數(shù)(Qn+1)。 A、0觸 發(fā) 器一、單項(xiàng)選擇題：(1)對(duì)于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D=。 C、QA、B、C、D、 (7)下列觸發(fā)器中沒有約束條件的是。 D、邊沿D觸發(fā)器二、多項(xiàng)選擇題：(1)描述觸發(fā)器的邏輯功能的方法有。 B、特性方程D、狀態(tài)轉(zhuǎn)換卡諾圖(2)欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端。 D、J=Q,K=0C、J=1,K=0A、J=K=1 )。 )。 )。）個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要（(2)在一個(gè)CP脈沖作用下，引起觸發(fā)器兩次或多次翻轉(zhuǎn)的現(xiàn)象稱為觸發(fā)器的（ ）、（ ）個(gè)穩(wěn)定狀態(tài)，當(dāng)＝0，＝1時(shí)，稱為（ss D、1024181。）個(gè)無效狀態(tài)。 D、4 (4)四位二進(jìn)制計(jì)數(shù)器模為A、小于16 B、N－1 )。）寄存器和（(2)時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為（ ）、（ (7)（ ）個(gè)CP可以在串行輸出端依次輸出該4位數(shù)據(jù)。分析電路功能，
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1