【正文】 D、EEPROM1下面關(guān)于主存儲(chǔ)器（也稱為內(nèi)存)的敘述中，不正確的是( B )。A、XOR AL，AL B、AND AL，0 C、MOV AL，0 D、SUB AL，AL1若(AX)=96H，(BX)=65H，依次執(zhí)行ADD AX，BX指令和DAA指令后，(AL)=(C )。A、CF=0，OF=0 B、CF=0，OF=1 C、CF=1，OF=0 D、CF=1，OF=1已知(BP)=0100H，(DS)=7000H，(SS)=8000H，(80100H)=24H，(80101H)=5AH，(70100H)=01H，(70101H)=02H，指令MOV BX，[BP]執(zhí)行后，(BX)=(D ) 。A、210個(gè)字節(jié) B、220個(gè)字節(jié) C、230個(gè)字節(jié) D、240個(gè)字節(jié) 運(yùn)算器在執(zhí)行兩個(gè)用補(bǔ)碼表示的整數(shù)加法時(shí)，判斷其是否溢出的規(guī)則為( D )?！段C(jī)原理與接口技術(shù)》習(xí)題一、單項(xiàng)選擇題80486CPU進(jìn)行算術(shù)和邏輯運(yùn)算時(shí)，可處理的信息的長(zhǎng)度為( D )。A、兩個(gè)整數(shù)相加，若最高位（符號(hào)位）有進(jìn)位，則一定發(fā)生溢出B、兩個(gè)整數(shù)相加，若結(jié)果的符號(hào)位為0，則一定發(fā)生溢出 C、兩個(gè)整數(shù)相加，若結(jié)果的符號(hào)位為1，則一定發(fā)生溢出 D、兩個(gè)同號(hào)的整數(shù)相加，若結(jié)果的符號(hào)位與加數(shù)的符號(hào)位相反，則一定發(fā)生溢出 運(yùn)算器的主要功能是( C )。A、0102H B、0201H C、245AH D、5A24H實(shí)模式下80486CPU對(duì)指令的尋址由(A )決定。 A、0FBH B、01H C、61H D、0BH1下列能使CF標(biāo)志置1的指令是(C ) 。A、當(dāng)前正在執(zhí)行的指令與數(shù)據(jù)都必須存放在主存儲(chǔ)器內(nèi)，否則處理器不能進(jìn)行處理B、存儲(chǔ)器的讀、寫操作，一次僅讀出或?qū)懭胍粋€(gè)字節(jié)C、字節(jié)是主存儲(chǔ)器中信息的基本編址單位D、從程序設(shè)計(jì)的角度來看，cache（高速緩存）也是主存儲(chǔ)器 1CPU對(duì)存儲(chǔ)器或I/O端口完成一次讀/寫操作所需的時(shí)間稱為一個(gè)( B )周期。A、解決CPU和主存間的速度匹配問題 B、擴(kuò)大主存容量C、既擴(kuò)大主存容量，又提高存取速度 D、增強(qiáng)CPU的運(yùn)算能力2采用虛擬存儲(chǔ)器的目的是( C )。 A、指令周期等于機(jī)器周期 B、指令周期大于機(jī)器周期 C、指令周期小于機(jī)器周期 D、指令周期是機(jī)器周期的兩倍2按與存儲(chǔ)器的關(guān)系，I/O端口的編址方式分為（ C ）。A、ISA B、EISA C、MCA D、PCI利用程序查詢方式傳送數(shù)據(jù)時(shí)，CPU必須讀（ A ）以判斷是否傳送數(shù)據(jù)。A、外設(shè)→數(shù)據(jù)總線→內(nèi)存 B、外設(shè)→數(shù)據(jù)總線→CPU→內(nèi)存C、外設(shè)→CPU→DMAC→內(nèi)存 D、外設(shè)→I∕O接口→CPU→內(nèi)存3CPU響應(yīng)中斷請(qǐng)求和響應(yīng)DMA請(qǐng)求的本質(zhì)區(qū)別是( D )。A、定時(shí)器/計(jì)數(shù)器芯片 B、串行接口芯片 C、并行接口芯片 D、DMA控制器芯片3下列幾種芯片是PC機(jī)的常用I/O接口芯片，它們之中可接管總線控制數(shù)據(jù)傳送的是（ B ）A、8253A B、8237A C、8259A D、8255A3在下列指令中,能使PC機(jī)CPU對(duì)I/O端口進(jìn)行讀寫訪問的是（ C ）。 A、查詢 B、中斷 C、DMA D、無條件傳送4當(dāng)采用( A )輸入操作情況時(shí)，除非計(jì)算機(jī)等待，否則無法傳送數(shù)據(jù)給計(jì)算機(jī)。A、IP存放當(dāng)前正在執(zhí)行的指令在代碼段中的偏移地址B、IP存放下一條將要執(zhí)行的指令在代碼段中的偏移地址C、IP存放當(dāng)前正在執(zhí)行的指令在存儲(chǔ)器中的物理地址D、IP存放當(dāng)前正在執(zhí)行的指令在存儲(chǔ)器中的段地址4最小模式時(shí)，當(dāng)M/IO()為低電平時(shí)，表示CPU正在對(duì)（ B ）進(jìn)行訪問。A、BP B、IP C、SP D、BX5加減類運(yùn)算指令對(duì)標(biāo)志位的狀態(tài)( A)。A、68000H B、7FFFFH C、6000H D、6800H6SP的作用是用來指示（ A）。A、寄存器尋址、寄存器間接尋址 B、立即尋址、直接尋址C、立即尋址、寄存器間接尋址 D、寄存器間接尋址、直接尋址6在指令MOV AX，0 執(zhí)行后，CPU狀態(tài)標(biāo)志位ZF的取值（ D）。A、有影響 B、部分影響 C、無影響 D、任意7用3片8259A級(jí)聯(lián)，最多可管理的中斷數(shù)是( B )。A、屏蔽所有中斷 B、設(shè)置最低優(yōu)先級(jí)　　 C、開放低級(jí)中斷 D、響應(yīng)同級(jí)中斷7對(duì)可編程接口芯片進(jìn)行讀/寫操作的必要條件是（ D ）.A、RD=0 B、WR=0 C、RD=0或WR=0 D、CS=07用兩只中斷控制器8259A級(jí)聯(lián)后，CPU的可屏蔽硬中斷可擴(kuò)大到（ D ）。A、中斷請(qǐng)求 B、中斷響應(yīng) C、中斷嵌套 D、中斷屏蔽80、8086/8088CPU采用（ B ）方式，保證在有多個(gè)中斷源的中斷系統(tǒng)中，確定一個(gè)中斷源并轉(zhuǎn)入相應(yīng)的中斷服務(wù)程序。A、進(jìn)/借位 B、符號(hào) C、溢出 D、輔助進(jìn)位8若某數(shù)據(jù)段位于存儲(chǔ)區(qū)38000H～47FFFH，則該數(shù)據(jù)段的段基址為（ D ）。A、8位處理器 B、16位處理器 C、32位處理器 D、64位處理器8在堆棧操作中，隱含使用的通用寄存器是（ D ）。 A、MOV B、PUSH C、ADD D、XCHG9唯一能對(duì)應(yīng)存儲(chǔ)單元的地址是( A )。A、空閑單元 B、堆棧單元 C、數(shù)據(jù)單元 D、指令單元9若(BX)=1000H，(DS)=2000H，(21000H)=12H，(21001H)=34H，執(zhí)行LEA SI，[BX]指令后，SI寄存器的內(nèi)容是( C )。MOV CL，3 。A、10 B、11 C、12 D、1310若256KB的SRAM具有8條數(shù)據(jù)線，那么它具有( B )地址線。A、14E96H B、7E814H C、7E7F6H D、7E816H10某微型計(jì)算機(jī)可直接尋址64M字節(jié)的內(nèi)存空間，其CPU的地址總線至少應(yīng)有( D )條。A、時(shí)鐘周期 B、總線周期 C、總線讀周期 D、總線寫周期1某CPU有32條地址線，與之相連的一個(gè)I/O芯片的口地址為210H～21FH，則該I/O芯片的片選信號(hào)至少應(yīng)由（ D ）條地址線譯碼后產(chǎn)生。A、005CH B、0017H C、1700H D、05C8H11下列指令中不會(huì)改變指令指針寄存器內(nèi)容的是（ A）。A、主程序中的調(diào)用指令 B、主程序中的轉(zhuǎn)移指令C、中斷控制器發(fā)出的類型碼 D、中斷控制器中的中斷服務(wù)寄存器128086/8088 CPU的引腳中，接有硬中斷信號(hào)的引腳有（ C ）。然后讀8259A的奇地址 B、直接讀8259A的偶地址 C、先向8259A寫入OCW3。A、INTO B、NMI C、INT R D、INT n12實(shí)模式下，對(duì)于80486微機(jī)系統(tǒng)，其中斷類型碼為18H的中斷向量從內(nèi)存中物理地址為( D )開始存放，共占( )個(gè)字節(jié)。 A、被選中設(shè)備的起始地址 B、傳送數(shù)據(jù)的起始地址 C、中斷服務(wù)程序入口地址 D、主程序的斷點(diǎn)地址13非屏蔽中斷的中斷類型號(hào)是( B )。 A、由DOS自動(dòng)分配 B、由程序指定 C、固定在已0008H開始的2個(gè)字單元中 D、固定在中斷矢量表表首134片8259級(jí)聯(lián)工作，可管理的外部中斷源的級(jí)數(shù)為( D )。A、8259A的自動(dòng)EOI方式只適用于不出現(xiàn)多重中斷的場(chǎng)合。14微機(jī)中控制總線提供( D )。 A、0000H～FFFFH B、0000H～7FFFH C、0000H～3FFFH D、0000H～03FFH14PC機(jī)執(zhí)行輸出指令OUT時(shí)，向相應(yīng)的I/O接口芯片產(chǎn)生的有效控制信號(hào)是( C )。A、1 B、2 C、4 D、814按與存儲(chǔ)器的關(guān)系，I/O端口的編址方式分為（ C ）。A、ISA B、EISA C、MCA D、PCI15利用程序查詢方式傳送數(shù)據(jù)時(shí)，CPU必須讀（ A ）以判斷是否傳送數(shù)據(jù)。A、ICW1 B、OCW2 C、IC