【正文】 有定時(shí)與鬧鐘功能，能在設(shè)定的時(shí)間發(fā)出鬧鈴音，能非常方便地對(duì)年、月、日‘時(shí)、分鐘和秒進(jìn)行手動(dòng)調(diào)節(jié)以校準(zhǔn)時(shí)間，每逢整點(diǎn)，產(chǎn)生報(bào)時(shí)音報(bào)時(shí)。 二、系統(tǒng)設(shè)計(jì)方案根據(jù)系統(tǒng)的設(shè)計(jì)要求，綜合設(shè)計(jì)系統(tǒng)可分為三個(gè)主要模塊：綜合計(jì)時(shí)電路模塊、顯示控制電路模塊和調(diào)整控制電路模塊。將計(jì)分電路的進(jìn)位信號(hào)作為計(jì)時(shí)電路的計(jì)數(shù)時(shí)鐘信號(hào)，每當(dāng)計(jì)滿24或12就會(huì)溢出，同時(shí)進(jìn)位位進(jìn)位，計(jì)星期/日電路加1，同時(shí)計(jì)時(shí)電路清零并重新計(jì)數(shù)。將計(jì)月電路的進(jìn)位信號(hào)作為計(jì)年電路的計(jì)數(shù)時(shí)鐘信號(hào)，每當(dāng)計(jì)滿100就會(huì)溢出，計(jì)年電路返回加1并重新計(jì)數(shù)。圖2是其輸入、輸出端口圖，其中，輸入信號(hào)LD為置數(shù)控制信號(hào)，低電平有效，輸入信號(hào)CLK是計(jì)數(shù)時(shí)鐘信號(hào)，輸入型號(hào)DATA為預(yù)置數(shù)，輸入YEAR為當(dāng)前計(jì)時(shí)的年份數(shù)，輸入信號(hào)MONTH為當(dāng)前計(jì)時(shí)的月份數(shù)，輸出信號(hào)NUM為計(jì)數(shù)結(jié)果，輸出信號(hào)CO為計(jì)數(shù)溢出信號(hào)輸出信號(hào)CURRUT_MAX_DAYS為當(dāng)前月的天數(shù)。XSKZQ的輸入、輸出端口如圖3所示。輸入信號(hào)CLK_KEY為按鍵掃描時(shí)鐘信號(hào)，輸入信號(hào)YEAR_CUR、MON_CUR、 DAY_CUR、 HOUR_CUR、 MIN_CUR、 SEC_CUR、 WEEK_CUR、 CURRENT_MAX_CUR為各計(jì)時(shí)電路輸出的當(dāng)前計(jì)時(shí)結(jié)果的反饋值，輸出信號(hào)YEAR_EN、MON_EN、 DAY_EN、 HOUR_CEN、 MIN_EN、 SEC_EN、 WEEK_EN為各計(jì)時(shí)電路的異步置數(shù)使能信號(hào)；輸出信號(hào)SEC 、MIN 、HOUR、 DAY 、MON 、YEAR、 WEEK為調(diào)整后對(duì)應(yīng)時(shí)間預(yù)置的數(shù)。USE 。 HOUR:IN STD_LOGIC_VECTOR(4 DOWNTO 0)。 WEEK:IN STD_LOGIC_VECTOR(2 DOWNTO 0)。ARCHITECTURE ART3 OF DISPLAY IS SIGNAL TEMP:INTEGER RANGE 0 TO 99。139。 END IF。 PROCESS(CNT)IS BEGIN CASE CNT IS WHEN000=TEMP=CONV_INTEGER(SEC)。 WHEN100=TEMP=CONV_INTEGER(MON)。 WHEN OTHERS=NULL。 WHEN 2=BCD_DATA=00000010。 WHEN 6=BCD_DATA=00000110。 WHEN 10=BCD_DATA=00010000。 WHEN 14=BCD_DATA=00010100。 WHEN 18=BCD_DATA=00011000。 WHEN 22=BCD_DATA=00100010。 WHEN 26=BCD_DATA=00100110。 WHEN 30=BCD_DATA=00110000。 WHEN 34=BCD_DATA=00110100。 WHEN 38=BCD_DATA=00111000。 WHEN 42=BCD_DATA=01000010。 WHEN 46=BCD_DATA=01000110。 WHEN 50=BCD_DATA=01010000。 WHEN 54=BCD_DATA=01010100。 WHEN 58=BCD_DATA=01011000。 WHEN 62=BCD_DATA=01100010。 WHEN 66=BCD_DATA=01100110。 WHEN 70=BCD_DATA=01110000。 WHEN 74=BCD_DATA=01110100。 WHEN 78=BCD_DATA=01111000。 WHEN 82=BCD_DATA=10000010。 WHEN 86=BCD_DATA=10000110。 WHEN 90=BCD_DATA=10010000。 WHEN 94=BCD_DATA=10010100。 WHEN 98=BCD_DATA=10011000。 END PROCESS。USE 。 KEY:IN STD_LOGIC_VECTOR(1 DOWNTO 0)。 YEAR_CUR:IN STD_LOGIC_VECTOR(6 DOWNTO 0)。 SEC,MIN:BUFFER STD_LOGIC_VECTOR(5 DOWNTO 0)。 DAY:BUFFER STD_LOGIC_VECTOR(4 DOWNTO 0)。 SIGNAL MODE:STATETYPE。THEN IF KEY=01THEN SEC_EN=39。HOUR_EN=39。MON_EN=39。 WEEK_EN=39。SEC_EN=39。SEC_EN=39。 WHEN MIN_SET=MODE=HOUR_SET。HOUR_EN=39。HOUR_EN=39。 WHEN DAY_SET=MODE=MON_SET。MON_EN=39。MON_EN=39。 WHEN YEAR_SET=MODE=WEEK_SET。WEEK_EN=39。 ELSIF KEY=10THEN CASE MODE IS WHEN SEC_SET=SEC_EN=39。 END IF。IF59 ELSE MIN=MIN+1。 IF HOUR=11000THEN HOUR=00000。039。 WHEN MON_SET=MON_EN=39。 END IF。IF99 ELSE YEAR=YEAR+1。 IF WEEK=111 THEN WEEK=001。 END CASE。END ARCHITECTURE ART4。ENTITY CNT60 IS PORT(LD:IN STD_LOGIC。 CO:OUT STD_LOGIC)。)THEN NUM=DATA。THEN IF NUM=111011THEN NUM=000000。CO=39。 END PROCESS。USE 。 MONTH:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 CO:OUT STD_LOGIC)。 BEGIN CASE YEAR IS WHEN0000000=IS_RUNYEAR:=39。4 WHEN0001000=IS_RUNYEAR:=39。12 WHEN0010000=IS_RUNYEAR:=39。20 WHEN0011000=IS_RUNYEAR:=39。28 WHEN0100000=IS_RUNYEAR:=39。36 WHEN0101000=IS_RUNYEAR:=39。44 WHEN0110000=IS_RUNYEAR:=39。52 WHEN0111000=IS_RUNYEAR:=39。60 WHEN1000000=IS_RUNYEAR:=39。68 WHEN1001000=IS_RUNYEAR:=39。76 WHEN1010000=IS_RUNYEAR:=39。84 WHEN1011000=IS_RUNYEAR:=39。92 WHEN1100000=IS_RUNYEAR:=39。 END CASE。5YUE WHEN0111=TOTAL_DAYS=11111。12YUE WHEN0100=TOTAL_DAYS=11110。11YUE WHEN0010=IF(IS_RUNYEAR=39。28 END IF。039。ANDCLK=39。CO=39。139。END ARCHITECTURE ART2。 LIBRARY WORK。 KEY : IN STD_LOGIC_VECTOR(1 DOWNTO 0)。 LED_DAY : OUT STD_LOGIC。END SHUZISHIZHONG。 HOUR_CUR : IN STD_LOGIC_VECTOR(4 DOWNTO 0)。 SEC_CUR : IN STD_LOGIC_VECTOR(5 DOWNTO 0)。 MIN_EN : OUT STD_LOGIC。 YEAR_EN : OUT STD_LOGIC。 MIN : OUT STD_LOGIC_VECTOR(5 DOWNTO 0)。 YEAR : OUT STD_LOGIC_VECTOR(6 DOWNTO 0) )。 DATA : IN STD_LOGIC_VECTOR(5 DOWNTO 0)。COMPONENT CNT24 PORT(LD : IN STD_LOGIC。 NUM : OUT STD_LOGIC_VECTOR(4 DOWNTO 0) )。 DATA : IN STD_LOGIC_VECTOR(4 DOWNTO 0)。 CURRUT_MONTH_DAYS : OUT STD_LOGIC_VECTOR(4 DOWNTO 0)。 CLK : IN STD_LOGIC。END COMPONENT。 CO : OUT STD_LOGIC。 CLK : IN STD_LOGIC。END COMPONENT。 MIN : IN STD_LOGIC_VECTOR(5 DOWNTO 0)。 YEAR : IN STD_LOGIC_VECTOR(6 DOWNTO 0)。SIGNAL BCD_DATA : STD_LOGIC_VECTOR(7 DOWNTO 0)。SIGNAL MAX_DAYS : STD_LOGIC_VECTOR(4 DOWNTO 0)。SIGNAL SEL_OUT : STD_LOGIC_VECTOR(2 DOWNTO 0)。SIGNAL SYNTHESIZED_WIRE_1 : STD_LOGIC_VECTOR(5 DOWNTO 0)。SIGNAL SYNTHESIZED_WIRE_5 : STD_LOGIC。SIGNAL SYNTHESIZED_WIRE_20 : STD