【正文】 輯門的圖形符號 三種基本邏輯操作及 Boole代數 ?邏輯代數的基本定律 邏輯函數的化簡 ?將一個邏輯函數變成一個形式更簡單、與之等效的邏輯函數，稱為 化簡 。這是生活中進行邏輯或運算的例子。 三種基本邏輯操作及 Boole代數 ?或邏輯 (OR Logic) ? 或邏輯又叫做 邏輯加 ，可以用表達式的形式表示為 : F=A＋ B ? 工程應用中，或運算采用邏輯或門電路來實現。 F=A ”表示邏輯變量 A和 B的 與運算 。amp。 (!in[0])。 assign out[6] = ( in[2]) amp。amp。 (!in [1]) amp。amp。 (!in[0])。 assign out[2] = (!in[2]) amp。amp。 (!in [1]) amp。 input [2:0] in。 三種基本邏輯操作及 Boole代數 ?基本概念 ?點陣圖 是早期可編程邏輯器件中直觀描述邏輯函數的一種方法。 ?真值表 用表格來表示邏輯函數，它是由邏輯變量的所有可能取值組合及其對應的邏輯函數值所構成的表格。 ?邏輯代數與普通代數有著不同概念，邏輯代數表示的不是數的大小之間的關系，而是邏輯的關系，它 僅有兩種狀態(tài)即： 0， 1。第二章 計算機的邏輯部件 基本內容 ?在計算機中，幾乎所有部件（除了存儲單元與外部設備）都是由邏輯電路和觸發(fā)器構成的，即使是存儲器和外部設備，其控制部分也是由邏輯電路和觸發(fā)器構成的。它是分析和設計數字系統(tǒng)的數學基礎。 F=A+B ？ 三種基本邏輯操作及 Boole代數 ?基本概念 ?邏輯圖 是用規(guī)定的圖形符號來表示邏輯函數運算關系的網絡圖形。 點陣圖 Y1=DCBA+DCBA+DCBA+DCBA=m2+m3+m6+m7 Y2=DCBA+DCBA+DCBA+DCBA=m6+m7+m10+m14 Y3=DCBA+DCBA=m4+m14 Y4=DCBA+DCBA=m2+m15 D C B A m0 m1 m2 m14 m15 三種基本邏輯操作及 Boole代數 ?基本概念 ?硬件設計語言法 是采用計算機高級語言來描述邏輯函數并進行邏輯設計的方法，它應用于可編程邏輯器件中。 output [7:0] out。amp。 (!in [1]) amp。amp。 assign out[3] = (!in[2]) amp。 ( in[0])。amp。 (!in [1]) amp。amp。 assign out[7] = ( in[2]) amp。 ( in[0])。書寫時小圓點常常省去。B ? 或運算可以推廣到任意多變量的情況。 三種基本邏輯操作及 Boole代數 ?非邏輯 (NOT Logic) ? 非邏輯，可以用表達式的形式表示為： F=A 式中，邏輯變量 A上方的小短線“－”表示非運算。 ?由于每個邏輯表達式是和一個邏輯電路相對應的，因此表達式的化簡也就能減少實現它的電路所用元件。 ?且滿足乘積項最少的條件下，要求每個乘積項中變量的個數也是最少的。 如： AB+AC+BC＝ AB+(A+B)C＝ AB+ABC＝ AB+C ?配項法 ：利用 A= A(B+B)，將它作配項用，然后消去更多 的項。下圖給出了三變量和四變量的卡諾圖。 ?任何一個函數都可展開為若干個最小項之和，因此，可用卡諾圖表示任意一個邏輯函數。 邏輯函數的化簡 ?卡諾圖化簡法 例 : 用卡諾圖法化簡函數 F=ACD + ABC + ABD+ BCD +AC+BCD+ABD ?首先，將函數 F用卡諾圖表示。 ?把這三種基本邏輯門串聯組合，可形成實現“與非”、“或非”、“與或非”、“異或”、“同或”功能的與非門、或非門、與或非門、異或門、同或門 (異或非門 )。 圖 (a)是其功能表。半加器可用反相門及與或非門來實現， 也可用異或門來實現。 Fn＝ XnYnCn1+ XnYnCn1 + XnYnCn1+ XnYnCn1 Cn＝ XnYnCn1+ XnYnCn1 + XnYnCn1+ XnYnCn1 ?全加器還可用兩個半加器來形成。 ?解決辦法之一是采用“ 超前進位產生電路 ”來 同時形成各位進位 ，從而實現快速加法。 由此，可寫得 C1的表達式為： C1=X1Y1+(X1+Y1)C0 加法器 ?只要滿足下述條件中任一個即可形成 C2： ? (1)X2， Y2均為“ 1”； ? (2)X2， Y2任一為“ 1”，且 X1， Y1均為“ 1”； ? (3)X2， Y2任一為“ 1”，同時 X1， Y1任一為“ 1”，且 C0為“ 1”。 ? P1的意義是：當 X1， Y1中有一個為“ 1”時，若有進位輸入，則本位向高位傳送進位，這個進位可看成是低位進位越過本位直接向高位傳遞的。 ALU的基本邏輯結構是超前進位加法器 ，它通過改變加法器的進位產生函數 G和進位傳遞函數 P來獲得多種運算能力。 S0 ~S3是運算選擇端，它決定電路執(zhí)行哪種算術運算或邏輯運算； Cn是 ALU的最低位進位輸入。 ?推導過程如下： 算術邏輯單元（ ALU） ?和前面講過的一位的進位產生函數 Gi的定義相似，四位一組的進位產生函數 GN為“ 1”的條件有以下四個中的任一個： (1) X3， Y3均為“ 1”，即 G3=1； (2) X3， Y3中有一個為“ 1”，同時 X2， Y2均為“ 1”，即 P3G2=1； (3) X3， Y3中有一個為“ 1”，同時 X2， Y2中有一個為“ 1”， 同時 X1， Y1均為“ 1”，即 P3P2G1=1； (4) X3， Y3中有一個為“ 1”，同時 X2， Y2中有一個為“ 1”， 同時 X1， Y1中有一個為“ 1”，同時 X0， Y0均為“ 1”，即P3P2P1G0=1。圖中 P、 G輸出可用于把 4組 16位快速 ALU擴展成 64位快速 ALU。 ?怎樣能更快？ ? 由于集成器件的集成度的提高，允許更多位的ALU集成在一個芯片內。 ?譯碼器： 有 2—4譯碼器、 3—8譯碼器（ 8選 1譯碼器）和 4—16譯碼器（即 16選 1譯碼器）等多種。 輸 入 輸 出 C B A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 00001111 00110011 01010101 11111110 11111101 11111011 11110111 1110