【正文】 總線 。 移位數(shù)用二進(jìn)制補(bǔ)碼表示 ， 正值時完成左移 ，負(fù)值時完成右移 。 若操作數(shù)為有符號數(shù) ， 則 當(dāng) SXM=1時 ， 完成符號位擴(kuò)展； 當(dāng) SXM=0時 ， 禁止符號位擴(kuò)展 。 3． 桶形移位寄存器的輸出 ① 輸出至 ALU的一個輸入端 ； ② 經(jīng)寫 MSW/LSW選擇電路 輸出至 EB總線 。 用于對輸入數(shù)據(jù)進(jìn)行符號位擴(kuò)展。 第 2章 TMS320C54x的硬件結(jié)構(gòu) 桶形移位寄存器 TMS320C54x的 40位桶形移位寄存器主要用于累加器或數(shù)據(jù)區(qū)操作數(shù)的定標(biāo) 。 右移存儲： AG(BG)右移 AH(BH)， AH(BH)存入存儲器； 左移存儲： AL(BL)左移 AH(BH)， AH(BH)存入存儲器 。 第 2章 TMS320C54x的硬件結(jié)構(gòu) 1. 累加器結(jié)構(gòu) 39 ??? 32 31 ??? 16 15 ??? 0 累加器 A AG AH AL 保護(hù)位 39 ??? 32 高階位 31 ??? 16 低階位 15 ??? 0 累加器 B BG BH BL 保護(hù)位 高階位 低階位 保護(hù)位： AG、 BG 39~32， 作為算術(shù)計(jì)算時的數(shù)據(jù)位余量 ，以防止迭代運(yùn)算中的溢出 。 5．其他控制位 除 SXM、 OVM、 C、 C1 OVA、 OVB 外 ，ALU還有兩個控制位 。進(jìn)位位 C受大多數(shù) ALU操作指令的影響，包括算術(shù)操作、循環(huán)操作和移位操作。 當(dāng)運(yùn)算結(jié)果發(fā)生溢出時： ① 若 OVM=0， 則對 ALU的運(yùn)算結(jié)果不作任何調(diào)整 ， 直接送入累加器； 第 2章 TMS320C54x的硬件結(jié)構(gòu) ② 若 OVM=1， 則對 ALU的運(yùn)行結(jié)果進(jìn)行調(diào)整 。 ② 若數(shù)據(jù)存儲器 的 16位 操作數(shù)在高 16位時 ， 則 ?當(dāng) SXM=0時 ， 39~32位和 15~0位用 0填充； ?當(dāng) SXM=1時 ， 39~32位擴(kuò)展為符號 位 ， 15~0位 置 0。 (1) ALU的 X輸入源 ① 來自桶形移位寄存器輸出的操作數(shù) ； ② 來自數(shù)據(jù)總線 DB中的操作數(shù) 。 第 2章 TMS320C54x的硬件結(jié)構(gòu) 算術(shù)邏輯運(yùn)算單元 ALU ’C54x使用 40位的算術(shù)邏輯運(yùn)算單元和 2個 40位累加器 ， 可完成寬范圍的算術(shù)邏輯運(yùn)算 。 DAB:當(dāng)參與片內(nèi)數(shù)據(jù)傳輸時 ， 功能與 CAB一致；當(dāng)參與外設(shè)數(shù)據(jù)傳輸時則向地址產(chǎn)生器輸入讀入信息的地址信息 。 如： CPU、 程序地址 產(chǎn)生邏輯 PAGEN、 數(shù)據(jù)地址 產(chǎn)生邏輯 DAGEN、 片內(nèi)外設(shè)和數(shù)據(jù)存儲器等 。 第 2章 TMS320C54x的硬件結(jié)構(gòu) ’C54x的內(nèi)部總線結(jié)構(gòu) TMS320C54x的結(jié)構(gòu)是以 8組 16位總線為核心，形成了支持高速指令執(zhí)行的硬件基礎(chǔ)。 由程序指令所引起的中斷 。 可通過設(shè)置特定的狀態(tài)來控制定時器的停止、恢復(fù)、復(fù)位和禁止。 第 2章 TMS320C54x的硬件結(jié)構(gòu) 3. 各部分的功能 ⑦ 串行口 不同型號的’ C54x芯片，所配置的串行口功能不同。 ’C54x芯片還配有主機(jī)接口（ HPI）、 同步串行口和 64K字 I/O空間。主要用來對片內(nèi)各功能模塊進(jìn)行管理、控制、監(jiān)視。 ⑥ 采用先進(jìn)的靜態(tài)設(shè)計(jì)技術(shù)，進(jìn)一步降低了功耗，使芯片具有更強(qiáng)的應(yīng)用能力。 ② 具有高度并行性和專用硬件邏輯的 CPU設(shè)計(jì)，提高了芯片的性能。 第 2章 TMS320C54x的硬件結(jié)構(gòu) ’C54x的基本結(jié)構(gòu) 1. ’C54x的主要優(yōu)點(diǎn) ① 圍繞 1組程序總線、 3組數(shù)據(jù)總線和 4組地址總線而建立的改進(jìn)哈佛結(jié)構(gòu)，提高了系統(tǒng)的多功能性和操作的靈活性。第 2章 TMS320C54x的硬件結(jié)構(gòu) 內(nèi)容提要 TMS320C54x芯片是一種特殊結(jié)構(gòu)的微處理器，為了快速地實(shí)現(xiàn)數(shù)字信號處理運(yùn)算，采用了流水線指令執(zhí)行結(jié)構(gòu)和相應(yīng)的并行處理結(jié)構(gòu)，可在一個周期內(nèi)對數(shù)據(jù)進(jìn)行高速的算術(shù)運(yùn)算和邏輯運(yùn)算。 ② 具有高度并行性和專用硬件邏輯的 CPU設(shè)計(jì)，提高了芯片的性能。 ③ 具有完善的尋址方式和高度專業(yè)化指令系統(tǒng) ,更適應(yīng)于快速算法的實(shí)現(xiàn)和高級語言編程的優(yōu)化。 第 2章 TMS320C54x的硬件結(jié)構(gòu) 2. ’C54x的內(nèi)部結(jié)構(gòu) TMS320C54x的組成 中央處理器 CPU I/O功能擴(kuò)展接口 內(nèi)部總線控制 特殊功能寄存器 數(shù)據(jù)存儲器 RAM 程序存儲器 ROM 串行口 主機(jī)通信接口 HPI 定時系統(tǒng) 中斷系統(tǒng) 第 2章 TMS320C54x的硬件結(jié)構(gòu) 2. ’C54x的內(nèi)部結(jié)構(gòu) TMS320C54x的硬件結(jié)構(gòu)圖 PAGEN DAGEN 特殊功能 寄存器 系統(tǒng)控制 程序地址生成器 數(shù)據(jù)地址生成器 CPU 乘法 累加器 算術(shù) /邏輯 運(yùn)算單元 桶 形 移位器 比較器 外部 存儲器 接口 外部 設(shè)備 接口 程序存儲器 數(shù)據(jù)存儲器 串行口 并行口 定時器 計(jì)數(shù)器 中斷 系統(tǒng) 控制 接口 PAB PB CAB CB DAB DB EAB EB 第 2章 TMS320C54x的硬件結(jié)構(gòu) 3. 各部分的功能 ① 中央處理器 CPU 采用了流水線指令執(zhí)行結(jié)構(gòu)和相應(yīng)的并行處理結(jié)構(gòu)，可在一個周期內(nèi)對數(shù)據(jù)進(jìn)行高速的算術(shù)運(yùn)算和邏輯運(yùn)算。 ④ 數(shù)據(jù)存儲器 RAM 片內(nèi)數(shù)據(jù)存儲器 雙尋址 數(shù)據(jù)寄存器 DARAM (單指令周期內(nèi)二次操作 ) 單 尋址 數(shù)據(jù)寄存器 SARAM (單指令周期內(nèi)一次操作 ) 第 2章 TMS320C54x的硬件結(jié)構(gòu) 3. 各部分的功能 ⑤ 程序存儲器 ROM 可由 ROM和 RAM配置而成，即程序空間可以定義在 ROM上，也可以定義在 RAM中。 HPI和串行口可以通過設(shè)置，用作通用 I/O?？煞譃?4種： 單通道同步串行口 SP 帶緩沖器單通道同步串行口 BSP 并行帶緩沖器多通道同步串行口 McBSP 時分多通道帶緩沖器串行口 TMD 第 2章 TMS320C54x的硬件結(jié)構(gòu) 3. 各部分的功能 ⑧ 主機(jī)接口 HPI HPI是一個與主機(jī)通信的并行接口，主要用于DSP與其它總線或 CPU進(jìn)行通信。 第 2章 TMS320C54x的硬件結(jié)構(gòu) ⑩ 中斷系統(tǒng) ’C54x的中斷系統(tǒng)具有硬件中斷和軟件中斷。 可屏蔽中斷： 非屏蔽中斷： SINT15~SINT0。 總線結(jié)構(gòu) 1組程序總線 PB 3組數(shù)據(jù)總線 CB、 DB、 EB 4組地址總線 PAB、 CAB、 DAB、 EAB 第 2章 TMS320C54x的硬件結(jié)構(gòu) 1． 程序總線 PB 主要用來傳送取自程序存儲器的指令代碼和立即操作數(shù) 。 CB和 DB用來傳送從數(shù)據(jù)存儲器讀出的數(shù)據(jù)； EB用來傳送寫入存儲器的數(shù)據(jù) 。 EB:負(fù)責(zé)向存儲器和地址產(chǎn)生器寫入信息包括程序指令和數(shù)據(jù)內(nèi)容及地址 EAB:當(dāng)寫入片內(nèi) ， 則接受數(shù)據(jù)地址產(chǎn)生器的信息 ， 當(dāng)向外部寫入 ， 則向地址產(chǎn)生器輸送寫入的地址信息 第 2章 TMS320C54x的硬件結(jié)構(gòu) ’ C54x讀 /寫操作占用總線情況 讀 /寫方式 地址總線 程序總線 數(shù)據(jù)總線 PAB CAB DAB EAB PB CB DB EB 程序讀 ? ? 程序?qū)? ? ? 單數(shù)據(jù)讀 ? ? 雙數(shù)據(jù)讀 ? ? ? ? 32位長數(shù)據(jù)讀 ?(hw) ?(lw) ?(hw) ?(lw) 單數(shù)據(jù)寫 ? ? 數(shù)據(jù)讀 /數(shù)據(jù)寫 ? ? ? ? 雙 /單數(shù)據(jù)讀 ? ? ? ? ? ? 外設(shè)讀 ? ? 外設(shè)寫 ? ? ’ C54x讀 /寫操作占用總線情況 第 2章 TMS320C54x的硬件結(jié)構(gòu) ’C54x的中央處理器 CPU CPU是 DSP器件的核心部件，它的性能直接關(guān)系到 DSP器件的性能。 ’ C54x的大多數(shù)算術(shù)邏輯運(yùn)算指令都是單周期指令 ， 其運(yùn)算結(jié)果通常自動送入目的累加器 A或 B。 (2) ALU的 Y輸入源 ① 來自累加器 A中的數(shù)據(jù)； ② 來自累加器 B中的數(shù)據(jù)； ③ 來自數(shù)據(jù)總線 CB中的操作數(shù) ； ④ 來自 T寄存器中的操作數(shù) 。 第 2章 TMS320C54x的硬件結(jié)構(gòu) (4) ALU的輸出 ALU的輸出為 40位運(yùn)算結(jié)果 ， 通常被送至累加器A或 B。 當(dāng)正向溢出時 ， 將 32位最大正數(shù) 00 7FFFFFFFH裝入累加器； 當(dāng)負(fù)向溢出時，將 32位最小負(fù)數(shù) FF 80000000H裝入累加器。 進(jìn)位位 C的功能： ① 用來指明是否有進(jìn)位發(fā)生； ② 用來支持?jǐn)U展精度的算術(shù)運(yùn)算； ③ 可作為分支 、 調(diào)用 、 返回和條件操作的執(zhí)行 條件 。 TC—— 測試 /控制標(biāo)志 ， 位于 ST0的 12位； ZA/ZB—— 累加器結(jié)果為 0標(biāo)志位 。 高階位： AH、 BH 31~16； 低階位： AL、 BL 15~0。 第 2章 TMS320C54x的硬件結(jié)構(gòu) ② 使用 STL指令 存儲累加器內(nèi)容 先 將累加器內(nèi)容移位 ， 再將低 16位存入存儲器 。 它能將輸入數(shù)據(jù)進(jìn)行0~31位的左移和 0~16位的右移 。 ③ 用來對輸入的數(shù)據(jù)進(jìn)行定標(biāo)和移位。 MUX 符號控制 SC 移位寄存器 (16~31) 寫選擇 MSW/LSW DB15~DB0 CB15~CB0 EB15~EB0 測試位 Tc ALU CSSU SXM A B T ASM(4~0) 指令寄存器 立即數(shù) 16~15 0~15 第 2章 TMS320C54x的硬件結(jié)構(gòu) 4． 桶形移位寄存器的功能 主要 用于格式化操作 ， 為輸入的數(shù)據(jù)定標(biāo) 。 若操作數(shù)為無符號數(shù) ， 則 不考慮 SXM位 ， 不執(zhí)行符號位的擴(kuò)展 。 移位數(shù)的形式： ① 5位 立即數(shù) ， 取值范圍： 16~15； ② ST1中的 ASM位 ， 取值范圍： 16~15； ③ 暫存器 T中的低 6位數(shù)值 ， 取值范圍： 16~31。 第 2章 TMS320C54x的硬件結(jié)構(gòu) 乘法 累加單元 MAC ’C54x的乘法 累加單元 MAC是由乘法器 、 加法器 、符號控制 、 小數(shù)控制 、 零檢測器 、 舍入器 、 飽和邏輯和暫存器幾部分組成 。 （ 1） 乘法器的輸入 XM輸入： YM輸入： ① 取自數(shù)據(jù)總線 DB的數(shù)據(jù)存儲器操作數(shù)； ② 來自暫存器 T的操作數(shù)； ③ 來自累加器 A的 32~16位操作數(shù) 。 第 2章 TMS320C54x的硬件結(jié)構(gòu) 根據(jù)操作數(shù)的不同情況需 進(jìn)行以下處理： ? 若是兩個有符號數(shù)相乘 ， 則在進(jìn)行乘法運(yùn)算之前 ， 先對兩個 16位乘數(shù)進(jìn)行符號位擴(kuò)展 ， 形成 17位有符號數(shù)后再進(jìn)行相乘 。 第 2章 TMS320C54x的硬件結(jié)構(gòu) 由于乘法器在進(jìn)行兩個 16位二進(jìn)制補(bǔ)碼相乘時會產(chǎn)生兩個符號位 ， 為提高運(yùn)算精度 ， 在狀態(tài)寄存器ST1中設(shè)置了小數(shù)方式控制位 FRCT。 第 2章 TMS3