【正文】 遠(yuǎn)程數(shù)據(jù)傳輸中并行轉(zhuǎn)串行 LVDS 接口設(shè)計(jì) 清華 大學(xué)畢業(yè)設(shè)計(jì)說明書 第 I 頁 共 II 頁 遠(yuǎn)程數(shù)據(jù)傳輸中并行轉(zhuǎn)串行 LVDS 接口設(shè)計(jì) 目錄 1 引言 ................................................................... 1 課題研究背景和意義 ................................................... 1 國內(nèi)外研究現(xiàn)狀 ....................................................... 1 LVDS 簡介 ............................................................. 3 FPGA 簡介 ............................................................ 4 本課題研究內(nèi)容和安排 ................................................. 4 2 理論基礎(chǔ) ............................................................... 6 系統(tǒng)整體結(jié)構(gòu) ......................................................... 6 LVDS 原理 ............................................................ 6 FPGA 結(jié)構(gòu)和特點(diǎn) ..................................................... 10 FPGA 的結(jié)構(gòu) ........................................................ 10 FPGA 的基本特點(diǎn) .................................................... 14 并行接口和串行接口 .................................................. 15 光耦合器 ............................................................ 16 3 整體硬件電路設(shè)計(jì) ...................................................... 17 整體電路結(jié)構(gòu) ......................................................... 17 FPGA 內(nèi)部電路及配置電路 ............................................. 18 控制模塊 ......................................................... 19 FIFO 緩存設(shè)計(jì) ..................................................... 19 時(shí)鐘管理模塊電路設(shè)計(jì) .............................................. 20 FPGA 的配置電路 .................................................... 21 DS92LV1023 串化器配置電路和連接電路 .................................. 23 驅(qū)動(dòng)電路 CLC001 ...................................................... 27 存儲(chǔ)器 SDRAM 電路 .................................................... 28 電源電路 ............................................................ 29 程序下載電路 ....................................................... 30 時(shí)鐘電路 ............................................................ 30 LED 顯示電路 ......................................................... 31 開關(guān)控制電路 ...................................................... 32 帶光耦的并行數(shù)據(jù)輸入電路 ........................................... 32 整體電路的性能分析 ................................................. 33 4 系統(tǒng)軟件設(shè)計(jì) ........................................................... 34 系統(tǒng)程序設(shè)計(jì) ....................................................... 34 系統(tǒng)程序框圖 ..................................................... 34 晶振倍頻功能設(shè)計(jì) ................................................. 34 并行轉(zhuǎn)串行程序設(shè)計(jì) ............................................... 35 分頻程序 ......................................................... 35 遠(yuǎn)程數(shù)據(jù)傳輸中并行轉(zhuǎn)串行 LVDS 接口設(shè)計(jì) 清華 大學(xué)畢業(yè)設(shè)計(jì)說明書 第 II 頁 共 II 頁 系統(tǒng)程序仿真 ....................................................... 35 系統(tǒng)程序框圖 ..................................................... 35 程序仿真圖 ....................................................... 36 系統(tǒng)的調(diào)試 ........................................................... 38 5 總結(jié)與展望 ............................................................ 38 總結(jié) ................................................................ 38 展望 ................................................................ 38 附錄 1 系統(tǒng)程序 ......................................................... 39 附錄 2 硬件電路圖 ........................................................ 43 附錄 3 PCB 板圖 ......................................................... 44 參考文獻(xiàn) ................................................................ 45 致謝 .................................................................... 46 遠(yuǎn)程數(shù)據(jù)傳輸中并行轉(zhuǎn)串行 LVDS 接口設(shè)計(jì) 清華 大學(xué)畢業(yè)設(shè)計(jì)說明書 第 III 頁 共 II 頁 遠(yuǎn)程數(shù)據(jù)傳輸中并行轉(zhuǎn)串行 LVDS 接口設(shè)計(jì) 清華 大學(xué)畢業(yè)設(shè)計(jì)說明書 第 1 頁 共 47 頁 1 引言 課題研究背景和意義 隨著數(shù)字信號(hào)處理技術(shù)的發(fā)展 , 高速數(shù)據(jù)的采集、傳輸與處理也成為不可避免的問題。 普通并行 I/O接口電路由于受到自身電路結(jié)構(gòu)和傳輸線的限制，已經(jīng)不能滿足不斷發(fā)展的高速微處理器、多媒體、光傳輸連接、智能路由器以及網(wǎng)絡(luò)技術(shù)的數(shù)據(jù)帶寬要求。因此 , 采用新的接口技術(shù)來解決高速數(shù)據(jù)傳輸瓶頸問題顯得日益突出。低壓差分信號(hào)(LVDS： Low Voltage Differential Signaling) 技術(shù)以其固有的低電壓、低功耗和有利于高速傳輸?shù)忍攸c(diǎn) , 正逐漸成為寬帶高速系統(tǒng)設(shè)計(jì)的首選接口標(biāo)準(zhǔn)。目前 ,LVDS 技術(shù)在通信領(lǐng)域的應(yīng)用更是日益普及 , 尤其在基站、大型交換機(jī)以及其他高速數(shù)據(jù)傳輸系統(tǒng)中 , LVDS 正在發(fā)揮著不可替代的作用 。 隨著 3G 技術(shù)的迅猛發(fā)展， LVDS 接口電路作為一種具有諸多優(yōu)勢的接口技術(shù)，逐漸成為人們的研究重點(diǎn)。由于能夠降低互連總線的 條數(shù)、降低復(fù)雜度、減小功耗、降低成本，能使系統(tǒng)可靠性提高，被應(yīng)用于總線互聯(lián)中。而作為 3G 技術(shù)融合的核心接口電路，其技術(shù)和產(chǎn)品基本上都被國外公司所壟斷，從而國家每年都要花費(fèi)大量的經(jīng)費(fèi)來購買，同時(shí)也不利于國家的信息安全。 在測試測量領(lǐng)域，系統(tǒng)與系統(tǒng)之間，系統(tǒng)模塊間需要傳輸大量數(shù)據(jù)?？偩€是服務(wù)于系統(tǒng)的一個(gè)很重要的組成部分，它作為系統(tǒng)間通信的橋梁，對(duì)提高系統(tǒng)性能起著至關(guān)重要的作用，為系統(tǒng)之間的數(shù)據(jù)傳輸提供了有效保證。 現(xiàn)在 ， 各種系列的傳輸設(shè)備或傳輸系統(tǒng)均使用價(jià)格便宜、取材方便的雙絞線 , 來傳輸高質(zhì)量的視頻信號(hào)、音頻 信號(hào)和控制數(shù)據(jù) , 且其傳輸距離可選。雖然使用品牌系列雙絞線所組成的傳輸系統(tǒng)具有獨(dú)特亮度 /色度處理、多級(jí)瞬態(tài)沖擊保護(hù)及超強(qiáng)的干擾抑制能力 , 但在數(shù)據(jù)高速傳輸中 , 其高可靠性技術(shù)指標(biāo)卻并不能符合要求 , 其所面臨的問題是如何應(yīng)用先進(jìn)的技術(shù)來保證數(shù)據(jù)在雙絞線纜中的高速傳輸。而將低電壓差分信號(hào) (LVDS) 串行器 解串器用于雙絞線電纜數(shù)據(jù)高速傳輸系統(tǒng)不失為一種新技術(shù)，很多公司的芯片正是利用這種技術(shù)完成了高頻信號(hào)的遠(yuǎn)端傳輸。 國內(nèi)外研究現(xiàn)狀 從上世紀(jì)九十年代以來，國外的各大公司已開始關(guān)注著接口電路研究與發(fā)展 ，相繼推遠(yuǎn)程數(shù)據(jù)傳輸中并行轉(zhuǎn)串行 LVDS 接口設(shè)計(jì) 清華 大學(xué)畢業(yè)設(shè)計(jì)說明書 第 2 頁 共 47 頁 出了許多相關(guān)產(chǎn)品，主要體現(xiàn)在三個(gè)方面： 1)壟斷性強(qiáng)、產(chǎn)品豐富。 LVDS 產(chǎn)品都被國外大公司，如 MAXIM、 Intersil、 Micrel、 Agilent、 TI 等占有，涵蓋整個(gè)接口電路，頻率從幾十兆到幾吉，能夠完全滿足用戶要求。 2)性能高。如 的 LVDS 串化器和 解串器，在 0． 18um 的工藝下，面積為 1230um248um， 功耗為 200mW。 3)數(shù)據(jù)傳輸速度快。現(xiàn)在 LVDS 接口電路數(shù)據(jù)轉(zhuǎn)換速度已經(jīng)達(dá)到了十幾吉，還在不斷的增長 ， 針對(duì)通訊技術(shù)發(fā)展及 3C 融合的加快，國外公司加大了在該領(lǐng)域的投入 ，領(lǐng)先優(yōu)勢不斷擴(kuò)大。 一些有名的大公司，國半、 TI、飛兆半導(dǎo)體己推出各種 LVDS 產(chǎn)品，其中性能比較高的例如 FINl217 串行器 /FINl219 解串器，數(shù)據(jù)傳輸率達(dá)到將近 2Gbps．由于種種原因，且前國內(nèi)使用的是國外廠商提供的產(chǎn)品，幾乎沒有自主設(shè)計(jì)的高性能 LVDS 核心電路和芯片，而且國外對(duì) LVDS 高速 IO 接口的核心電路也是嚴(yán)格保密的．為了不受制于人，我們必須自主研究設(shè)計(jì) LVDS 高速接口電路，芯片及 IP 核． 接口電路是用來減小數(shù)據(jù)傳輸信道對(duì)傳輸信號(hào)的畸變的。它在模擬電話系統(tǒng)，以太網(wǎng)、無線通訊、磁盤讀出電 路， PCB 板到芯片，芯片與芯片間和光纖通信等數(shù)據(jù)系統(tǒng)中具有廣泛的應(yīng)用。在接口電路中，線上數(shù)據(jù)率從最初 3Mbps 發(fā)展到了目前的 IGbps 以上．制造工藝經(jīng)歷了從雙極型工藝， BiCMOS 工藝、 GaAs 工藝、 CMOS 模擬工藝到 CMOS數(shù)字工藝的發(fā)展．目前低成本的標(biāo)準(zhǔn) CMOS 數(shù)字工藝是接口電路設(shè)計(jì)的主流工藝，設(shè)計(jì)方法也多種多樣．接口電路以越來越高的速度，以越來越智能化的工作方式，以與主流工藝數(shù)字 CMOS 工藝兼容的制造工藝不斷地向前發(fā)展． 國外知名的設(shè)計(jì)公司都有自己的高速 IO 單元庫，雖然國外關(guān)于接口電路這方面的資料比較 少，但從國外處理器的高速發(fā)展上可以推測出國外公司的接口電路性能是非常高的．國內(nèi)接口電路的設(shè)計(jì)則起步較晚，目前的接口電路速度基本都在 200MHz 以下，這也是限制我國高速微處理器產(chǎn)業(yè)發(fā)展的一個(gè)因素．因此，加大接口電路的研究力度，建立具有自主知識(shí)產(chǎn)權(quán)的 IO 單元庫，對(duì)于集成電路的發(fā)展具有重要而深遠(yuǎn)的意義． 目前，中國電路設(shè)計(jì)工程師也開始重視 LVDS 技術(shù)的發(fā)