【正文】 集成電路封裝技術 為什么要學習封裝工藝流程 熟悉封裝工藝流程是認識封裝技術的前提，是進行封裝設計、制造和優(yōu)化的基礎。 芯片封裝和芯片制造不在同一工廠完成 它們可能在同一工廠不同的生產(chǎn)區(qū)、或不同的地區(qū)，甚至在不同的國家。許多工廠將生產(chǎn)好的芯片送到幾千公里以外的地方去做封裝。芯片一般在做成集成電路的硅片上進行測試。在測試中，先將有缺陷的芯片打上記號（打一個黑色墨點），然后在自動拾片機上分辨出合格的芯片。 第二章 封裝工藝流程 封裝工藝流程概況 流程一般可以分成兩個部分：在用塑料封裝之前的工序稱為 前段工序 ，在成型之后的操作稱為 后段工序 。成型工序是在凈化環(huán)境中進行的，由于轉移成型操作中機械水壓機和預成型品中的粉塵達到 1000級以上（空氣中 粉塵達 1000個 /m3以上）。 現(xiàn)在大部分使用的封裝材料都是高分子聚合物，即所謂的 塑料封裝 。上圖所示的塑料成型技術有許多種，包括轉移成型技術、噴射成型技術、預成型技術，其中轉移成型技術使用最為普遍。 第二章 封裝工藝流程 硅片減薄 硅片切割 芯片貼裝 芯片互連 去飛邊毛刺 切筋成形 上焊錫 打碼 成型技術 芯片切割 、為什么要減薄 半導體集成電路用硅片 4吋厚度為 520μm ， 6吋厚度為670μm 。這樣就對芯片的切分帶來困難。因此電路層制作完成后，需要對硅片背面進行減薄，使其達到所需要的厚度，然后再進行劃片加工，形成一個個減薄的裸芯片。 第二章 封裝工藝流程 硅片背面減技術主要有： 磨削、研磨、化學拋光 干式拋光、電化學腐蝕、濕法腐蝕 等離子增強化學腐蝕、常壓等離子腐蝕等 第二章 封裝工藝流程 減薄厚硅片粘在一個帶有金屬環(huán)或塑料框架的薄膜（常稱為藍膜）上，送到劃片機進行劃片?，F(xiàn)在劃片機都是自動的，機器上配備激光或金鋼石的劃片刀具。切割分部分劃片（不劃到底，留有殘留厚度）和完全分割劃片。對于部分劃片，用頂針頂力使芯片完全分離。劃片時，邊緣或多或少會存在微裂紋和凹槽這取決于刀具的刃度。這樣會嚴重影響芯片的碎裂強度。 先劃片后減薄和減薄劃片兩種方法 第二章 封裝工藝流程 DBG(dicing before grinding) 在背面磨削之前，將硅片的正面切割出一定深度的切口，然后再進行磨削。 DBT(dicing by thinning) 在減薄之前先用機械的或化學的方法切割出一定深度的切口，然后用磨削方法減薄到一定厚度后，采用常壓等離子腐蝕技術去除掉剩余加工量。 。 這兩種方法都很好地避免了或減少了減薄引起的硅片翹曲以及劃片引起的邊緣損害，大大增強了芯片的抗碎能力。 芯片貼裝 芯片貼裝，也稱芯片粘貼，是將芯片固定于封裝基板或引腳架芯片的承載座上的工藝過程。 第二章 封裝工藝流程 ? 共晶粘貼法 ? 焊接粘貼法 ? 導電膠粘貼法 ? 玻璃膠粘貼法 貼裝方式 共晶反應 指在一定的溫度下，一定成分的液體同時結晶出兩種一定成分的固相反應。例如，含碳量為 %%的鐵碳合金，在 1148攝氏度的恆溫下發(fā)生共晶反應，產(chǎn)物是奧氏體（固態(tài)）和滲碳體（固態(tài)）的機械混合物，稱為“萊氏體”。 一般工藝方法 陶瓷基板芯片座上鍍金膜 將芯片放置在芯片座上 熱氮氣氛中（防氧化）加熱并使粘貼表面產(chǎn)生摩擦（去除粘貼表面氧化層） 約 425℃ 時出現(xiàn)金 硅反應液面，液面移動時，硅逐漸擴散至金中而形成緊密結合。 第二章 封裝工藝流程 預型片法 ，此方法適用于較大面積的芯片粘貼。優(yōu)點是可以降低芯片粘貼時孔隙平整度不佳而造成的粘貼不完全的影響。 第二章 封裝工藝流程 焊接粘貼法 焊接粘貼法是利用合金反應進行芯片粘貼的方法。優(yōu)點是熱傳導性好。 一般工藝方法 將芯片背面淀積一定厚度的 Au或 Ni，同時在焊盤上淀積AuPdAg和 Cu的金屬層。然后利用合金焊料將芯片焊接在焊盤上。焊接工藝應在熱氮氣或能防止氧化的氣氛中進行。 第二章 封裝工藝流程 合金焊料 硬質(zhì)焊料 軟質(zhì)焊料 硬質(zhì)焊料： 金 硅、金 錫、金 鍺。 優(yōu)點： 塑變應力值高（ “內(nèi)應力 ”指組成單一構造的不同材質(zhì)之間，因材質(zhì)差異而導致變形方式的不同，繼而產(chǎn)生的各種應力。當材料在外力作用下不能產(chǎn)生位移時，它的幾何形狀和尺寸將發(fā)生變化，這種形變稱為 應變（ Strain） 。 材料發(fā)生形變時內(nèi)部產(chǎn)生了大小相等但方向相反的反作用力抵抗外力．把分布內(nèi)力在一點的集度稱為 應力（ Stress） 。物體由于外因而變形時，在物體內(nèi)各部分之間產(chǎn)生相互作用的內(nèi)力，以抵抗這種外因的作用，并力圖使物體從變形后的位置回復到變形前的位置。在所考察的截面某一點單位面積上的內(nèi)力稱為應力（ Stress）。 按照應力和應變的方向關系，可以將應力分為正應力 σ 和切應力 τ，正應力的方向與應變方向平行，而切應力的方向與應變垂直。按照載荷（ Load）作用的形式不同，應力又可以分為拉伸壓縮應力、彎曲應力和扭轉應力），具有良好的抗疲勞與抗?jié)撟兲匦浴? 缺點： 因材質(zhì)的熱膨脹系數(shù)不同而引發(fā)應力破壞。 軟質(zhì)焊料： 鉛 錫、鉛 銀 銦。 在焊接前先在芯片背面制作多層技術薄膜，目的是利用焊料的潤濕。 使用軟質(zhì)焊料可消除硬質(zhì)焊料的缺點。 導電膠粘貼法 導電膠是銀粉與高分子聚合物（環(huán)氧樹脂）的混合物。銀粉起導電作用，而環(huán)氧樹脂起粘接作用。 第二章 封裝工藝流程 導電膠有三種配方： （ 1）各向同性材料，能沿所有方向導電。 （ 2）導電硅橡膠，能起到使器件與環(huán)境隔絕，防止水、汽對芯片的影響，同時還可以屏蔽電磁干擾。 （ 3）各向異性導電聚合物，電流只能在一個方向流動。在倒裝芯片封裝中應用較多。無應力影響。 三種導電膠的特點是：化學接合、具有導電功能。 導電膠貼裝工藝 第二章 封裝工藝流程 膏狀導電膠： 用針筒或注射器將粘貼劑涂布到芯片焊盤上（不能太靠近芯片表面，否則會引起銀遷移現(xiàn)象），然后用自動拾片機（機械手）將芯片精確地放置到焊盤的粘貼劑上，在一定溫度下固化處理（ 150℃ 1小時或 186℃ 半小時）。 固體薄膜： 將其切割成合適的大小放置于芯片與基座之間，然后再進行熱壓接合。采用固體薄膜導電膠能自動化大規(guī)模生產(chǎn)。 導電膠粘貼法的缺點是熱穩(wěn)定性不好，高溫下會引起粘接可靠度下降，因此不適合于高可靠度封裝。 玻璃膠粘貼法 與導電膠類似，玻璃膠也屬于厚膜導體材料（后面我們將介紹）。不過起粘接作用的是低溫玻璃粉。它是起導電作用的金屬粉（ Ag、 AgPd、 Au、 Cu等）與低溫玻璃粉和有機溶劑混合，制成膏狀。 第二章 封裝工藝流程 在芯片粘貼時，用蓋印、絲網(wǎng)印刷、點膠等方法將膠涂布于基板的芯片座中，再將芯片置放在玻璃膠之上，將基板加溫到玻璃熔融溫度以上即可完成粘貼。由于完成粘貼的溫度要比導電膠高得多，所以它只適用于陶瓷封裝中。在降溫時要控制降溫速度，否則會造成應力破壞，影響可靠度。 芯片互連 芯片互連是將芯片焊區(qū)與電子封裝外殼的 I/O引線或基板上的金屬焊區(qū)相連接。 芯片互連常見的方法： 第二章 封裝工藝流程 打線鍵合（ WB wire bonding） 倒裝芯片鍵合 (FCB flip chip bonding， C4) 載帶自動鍵合（ TAB tape automate bonding） 這三種連接技術對于不同的封裝形式和集成電路芯片集成度的限制各有不同的應用范圍。 打線鍵合 適用引腳數(shù)為 3257；載帶自動鍵合的適用引腳數(shù)為 12600；倒裝芯片鍵合適用的引腳數(shù)為616000。可見 C4適合于高密度組裝。 打線鍵合技術 第二章 封裝工藝流程 打線鍵合技術 超聲波鍵合（ Ultrasonic Bonding ,U/S bonding） 熱壓鍵合（ Thermopression Bonding T/C bonding） 熱超聲波鍵合（ Thermosonic Bonding,T/S bonding） 打線鍵合技術介紹 （ 1）超聲波鍵合 第二章 封裝工藝流程 優(yōu)點 ： 鍵合點尺寸小，回繞高度低，適合于鍵合點間距小、密度高的芯片連接。 缺點： 所有的連線必須沿回繞方向排列（這不可能），因此在連線過程中要不斷改變芯片與封裝基板的位置再進行第 2根引線的鍵合。從而限制了打線速度。 打線鍵合技術介紹 （ 2）熱壓鍵合 第二章 封裝工藝流程 先將金屬線穿過毛細管狀的鍵合工具（稱 為瓷嘴或焊針），該工具是由碳化鎢或氧化鋁等耐高溫材料制成；然后再電子點火或氫焰將金屬線燒斷并利用熔融金屬的表面張力作用使線的末端灼燒成球（直徑約為金屬線直徑的 23倍），鍵合工具再將金屬球壓至已經(jīng)預熱到 150250℃ 的第一金屬焊墊上進行球形鍵合。 此時球形鍵合點受壓稍有變形，其目的 一是增加鍵合面積， 二是穿破表面氧化層，以形成緊密鍵合。球形鍵合完成后，鍵合工具升起并引導金屬線至第二鍵合點上進行楔形接合（不需燒成金屬球，而是將金屬線直接壓到焊區(qū)上）。 由于鍵合工具頂端是圓錐形的，所以得到的焊點通常為新月狀。 由于熱壓焊是在高溫下進行的，通常使用的金屬線為金線（抗氧化性強）。為降低成本有時也用鋁線。鋁線的 2個焊接點是楔形的。原因是鋁線不易在線的末端灼燒成球。 （ 3）熱超聲波鍵合 熱超聲波鍵合 是熱壓鍵合與超聲波鍵合的混合技術。在工藝過程中，先在金屬線末端成球，再使用超聲波脈沖進行金屬線與金屬接墊之間的接合。 此過程中接合工具不被加熱，僅給接合的基板加熱 (溫度維持在 100150℃) 。其目的是抑制鍵合界面的金屬間化合物（類似于化學鍵，金屬原子的價電子形成鍵）的成長，和降低基板高分子材料因高溫產(chǎn)生形變。 第二章 封裝工藝流程 打線鍵合的線材與可靠度 （ 1）合金線材 鋁合金線 因純鋁線材太軟很少使用。鋁合金線標準線材是鋁 1%硅。令你一種是含 %鎂的鋁導線。其優(yōu)點是抗疲勞性優(yōu)良，生成金屬間化合物的影響小。 金線 純金線的純度一般用 4個 9。為增加機械強度，往往在金中添加 510ppm 鈹或銅。金線抗氧化性好，常由于超聲波焊接中。 第二章 封裝工藝流程 （ 2）影響打線鍵合可靠度因素 第二章 封裝工藝流程 封膠和粘貼材料 與線材的反應 金屬間化合物的形成 可靠度常用拉力試驗 和鍵合點的剪切試驗 測試檢查 可靠度因素 載帶自動鍵合技術 第二章 封裝工藝流程 載帶自動健合技術是在類似于 135膠片的柔性載帶粘結金屬薄片，（像電影膠片一樣卷在一帶卷上，載帶寬度 870mm。 在其特定的位置上開出一個窗口。窗口為蝕刻出一定的印刷線路圖形的金屬箔片（ ）。 引線排從窗口伸出，并與載帶相連，載帶邊上有供傳輸帶用的齒輪孔。 當載帶卷轉動時，載帶依靠齒孔往前運動，使帶上的窗口精確對準帶下的芯片。再利用熱壓模將導線排精確鍵合到芯片上。 可見 TAB技術與一般的壓絲引線技術不同。 后者的特點是將一根、一根的引線先后分立的快速的鍵合到搭接片上。 TAB技術中內(nèi)引線鍵合后還要作后道工序，包括電學測試、通電老化，外引線鍵合、切下，最后進行封裝工藝（。這些都在載帶上完成。 過去， TAB技術不受重視的原因： （ 1） TAB技術初始投資大； （ 2）開始時 TAB工藝設備不易買到，而傳統(tǒng)的引線工藝已得到充分的發(fā)展，且其生產(chǎn)設備也容易買到； （ 3）有關 TAB技術資料和信息少。但是隨著芯片信息容量及隨之而來的引腳數(shù)的增加，傳統(tǒng)的分立引線工藝顯得力不從心。為降低引線成本的需要， TAB技術越來越受到人們的青睞，促使許多半導體廠家積極開發(fā)研究。 第二章 封裝工藝流程 TAB技術較之常用的引線工藝的優(yōu)點： （ 1）對高速電路來說，常規(guī)的引線使用圓形導線，而且引線