計算機組成原理第三章存儲系統四課件(已修改)
2025-10-07 20:06 本頁面
【正文】 Cache 存儲器 Cache 基本原理 一、 Cache的工作機制 Cache的工作機制基于 程序訪問的局部性 原則，即，一個運行程序的代碼大都順序存放在地址連續(xù)的存儲器中，與程序相關的數據在存儲器中也相對集中。所以程序運行時，尤其有循環(huán)程序段和子程序段時，在較短時間區(qū)間內，常會對局部范圍的存儲器頻繁訪問，而此范圍之外的地址訪問甚少。這種現象稱為 程序訪問的局部性 。 把局部范圍的主存內容從主存放到一個高速小容量存儲器中，使 CPU在這一段時間內直接訪問它，以減少或不去訪問慢速的DRAM ，程序運行速度將明顯提高。 Cache 存儲器 Cache 基本原理 二、 Cache存儲器的構成 了解 cache的構成及工作原理必須首先了解 “ 塊 ” 的概念：（頁，行） Cache存儲器中，把 cache和主存各分成若干塊（ block， block frame）。 主存與 cache中塊的數目不同但塊的大小相等。 塊的大小通常以在主存的一個讀 /寫周期中能訪問的數據長度為限，常為幾十字節(jié)。 Cache存儲器構成如下圖所示： 主 存 主 存 地 址 寄 存 器 MAR 主存 — cache 地址變換 機構 Cache 地址 寄存器 CAR Cache 存儲器 替換控制部件 CPU 不 命 中 命 中 單字寬 多 字 寬 ? 地址總線 數據總線 Cache存儲器構成圖，虛框內為 cache的控制部分 Cache存儲器 =cache存儲器 +cache控制器 三、 Cache的命中率 h=Nc/（ Nc+Nm） 教材 （ ） 其中， Nc表示在一個程序執(zhí)行期間 cache完成存取的總次數， Nm表示在一個程序執(zhí)行期間主存完成存取的總次數， h即為 命中率 。 另外的與 h有關的兩個公式 ：設 tc表示命中時的 cache訪問時間， tm表示未命中時的主存訪問時間， 1h表示未命中率，則cache/主存系統的平均訪問時間 ta為： ta=htc+（ 1h） tm （ ) ?再設 r=tm/tc表示主存慢于 cache的倍率， e表示訪問效率， 則有： e=tc/ta=tc/[htc+（ 1h） tm]=1/[h+（ 1h） r] ?例（ 5）： CPU執(zhí)行一段程序時，cache完成存取的次數 1900次，主存完成存取的次數為 100次，已知 cache的存取周期為50ns，主存存取周期為 250ns，求 cache/主存系統的效率和平均訪問時間。 ?解： h=Nc/（ Nc+Nm） =1900/（ 1900+100）= ? r=tm/tc=250ns/50ns=5 ? e=1/[r+(1r)h]=1/[5+(15)]=% ? ta=tc/e=50ns/=60ns ?主存 — cache地址映射（ mapping）：把存放在主存中的程序按某種規(guī)則裝入 cache中，并依此建立主存地址與 cache地址的對應關系。 ?主存 — cache地址變換：程序運行時，根據地址映射把主存地址即 MAR內容變換成 cache地址即 CAR內容。 ?以上兩個概念緊密相關而又不同。 ?常用的三種地址映射方式及對應的地址變換方法： 一、全相聯映射及其地址變換 全相聯映射 主存與 cache的地址映射（映象）和地址變換 主存中任一個塊能夠映射到 cache中任一塊的位置（ fully associative mapping）。 00塊 000塊 主存 例：設 cache塊數 Cb=4，主存塊數 Mb=8， 主存 — cache的全相聯映射關系如下： 01塊 10塊 1 1塊 001 塊 010 塊 011 塊 100塊 101 塊 110 塊 111 塊 cache ??? ??
環(huán)評公示相關推薦
鄂ICP備17016276號-1