電子測量與儀器檢測實驗報告(已修改)
2025-08-26 23:32 本頁面
【正文】 信息工程學院電子測量與儀器檢測實驗報告 題目：等精度同步測頻 班級： 學號： 姓名： 老師： 2012年6月4日實驗二 等精度同步測頻一、實驗目的 掌握等精度同步測頻的工作原理。 掌握VHDL和Verilog硬件描述語言的用法。 掌握用硬件描述語言實現(xiàn)自己設計方案的方法。 了解Quartus II或是Maxplus II的使用方法。 學習用仿真工具調(diào)試硬件模塊的方法以及用單片機訪問FPGA的方法。二、實驗儀器PC機一臺。函數(shù)發(fā)生器一臺。FPGA開發(fā)板一塊。JTAG下載線一條。安裝Quartus II 或是Maxplus II軟件。三、實驗電路及原理說明圖21 多周期同步測頻的原理方框圖圖22 多周期同步測頻的工作波形圖 工作原理圖21給出了多周期同步測頻率的原理方框圖，圖22是對應的工作波形圖。其工作過程是：單片機預置一定寬度（如1s）的閘門脈沖信號，加至D觸發(fā)器以形成同步閘門信號T；被測信號頻率分兩路加入，一路加至D觸發(fā)器作為CP時鐘，和預置閘門一起作用，在Q端形成同步閘門[見圖22中T的波形]，并分別加到主門1和主門2上，將主門2同時打開；這時，被測頻率通過主門1進入計數(shù)器1，對進入的周期數(shù)進行計數(shù)，得計數(shù)值；同時，晶振標準頻率通過主門2進入計數(shù)器，得計數(shù)值，其波形如圖22所示，由圖可得：因此： 誤差分析 由以上工作過程和波形圖可以看出，對被測信號的計數(shù)是與閘門同步的，故不存在量化（）誤差。這樣，用該計數(shù)器測頻，不管頻率高低，其精度是相同的。這時，誤差僅發(fā)生在計數(shù)器2對的計數(shù)值上，因為主門2與之間并無同步關系，故仍存在量化誤差。不過，通常，故誤差相對小得多。多周期同步計數(shù)器測頻的誤差為：，N為T時間內(nèi)晶振震蕩的次數(shù)。 系統(tǒng)整體框圖圖23 等精度測頻的系統(tǒng)總體框圖 框圖解釋：波形變換器用來將待測正弦波變換成同頻率的方波，以便于后面的數(shù)字電路的處理，通常使用比較器或是施密特觸發(fā)器來完成。等精度測頻器即是我們設計的核心單元，主要用來數(shù)出待測信號以及CLK_50M在一秒的定時內(nèi)震蕩的次數(shù)；里面包括兩個32位的寄存器，這兩個寄存器共用一組地址、讀寫、片選、數(shù)據(jù)總線，CPU可以通過這組總線來訪問兩個寄存器，從而便于CPU讀取并計算出待測信號的頻率。CPU用來讀取“等精度測頻”模塊中的兩個計數(shù)值，再利用這兩個計數(shù)值推算出待測信號的頻率，并獲取按鍵指令以及控制顯示設備用來顯示結(jié)果。按鍵用來接收用戶的輸入，每按一個鍵就會產(chǎn)生一個中斷，使CPU轉(zhuǎn)而執(zhí)行相應的中斷服務程序，從而完成相應的工作。顯示設備可由led或是12864等簡單、便宜的顯示設備組成，通過CPU的控制把測得的數(shù)據(jù)（兩個計數(shù)其中的值或是被測信號的頻率）顯示出來。4）采用Verilog或者VHDL實現(xiàn)等精度測頻的模塊等精度測頻模塊是本實驗的核心模塊，也是我們實驗的主要內(nèi)容，要求同學們用VHDL或是Verilog語言中的至少一種寫出其功能，并用仿真工具進行時序仿真，驗證模塊的正確性。有條件的可以采用任一款式的單片機訪問該等精度的測頻模塊，直接使用函數(shù)發(fā)生器產(chǎn)生的方波作為待測信號，從而驗證該模塊的正確性。等精度測頻模塊是由三個更小的子模塊組成的，分別是：異步秒脈沖模塊、同步秒脈沖模塊、計數(shù)器模塊。這三個模塊的符號圖如下所示：Zhangfengying_Asyn_Sec_pulse_Module圖24 異步秒脈沖模塊Zhangfengying_Syn_Sec_pulse_Module圖25同步秒脈沖模塊Zhangfengying_Counters圖26 計數(shù)器模塊三個模塊作用簡介 異步秒脈沖模塊：用來產(chǎn)生接近一秒的正電平，系統(tǒng)正是通過計算這一秒內(nèi)待測信號的振動次數(shù)以及CLK_50M的振動次數(shù)，再通過這兩個次數(shù)算出待測信號的頻率的。之所以說是“異步秒脈沖”，這里的“異步”是相對于待測信號的步調(diào)的，也就是說，不與待測信號的上升沿或是下降沿同步，那么就是“異步的”。同步秒脈沖模塊：根據(jù)異步秒脈沖模塊產(chǎn)生的與待測信號同步的接近一秒的正電平，這里說的“同步”是相對于待測信號的，也就是說新生成的同步秒脈沖的起始時刻為待測信號的某一個上升沿（或下降沿），結(jié)束時刻也是待測信號的某一個上升沿（或下降沿）。計數(shù)器模塊：用來數(shù)出同步秒脈沖的時間內(nèi)CLK_50M震動的次數(shù)，比如說N1，同時也可以數(shù)出同步秒脈沖時間內(nèi)待測信號的振動次數(shù)，比如說N2，那么待測信號的頻率將會是：N2/N150000000。該模塊的內(nèi)部有兩個計數(shù)器，分別是CNTR1_CLK50M和CNTR2_SigX，其中前者對50M的CLK進行計數(shù)，后者對待測信號X進行計數(shù)。一秒結(jié)束后計數(shù)的最終結(jié)果存放在reg_CLK50M_N和reg_SigX_N中。該模塊有4個以CPU打頭的信號線：CPU_C
環(huán)評公示相關推薦
鄂ICP備17016276號-1