【正文】 硬件工程師基礎(chǔ)知識 2各大公司電子類招聘題目精選 5IC設(shè)計基礎(chǔ)（流程、工藝、版圖、器件） 14單片機、MCU、計算機原理 17信號與系統(tǒng) 19DSP、嵌入式、軟件等 20主觀題 23共同的注意點 24各大電子公司筆試題目 25單片機、MCU、計算機原理 28硬件工程師基礎(chǔ)知識目的：基于實際經(jīng)驗與實際項目詳細理解并掌握成為合格的硬件工程師的最基本知識。1） 基本設(shè)計規(guī)范2） CPU基本知識、架構(gòu)、性能及選型指導(dǎo)3） MOTOROLA公司的PowerPC系列基本知識、性能詳解及選型指導(dǎo)4） 網(wǎng)絡(luò)處理器(INTEL、MOTOROLA、IBM)的基本知識、架構(gòu)、性能及選型5） 常用總線的基本知識、性能詳解6） 各種存儲器的詳細性能介紹、設(shè)計要點及選型7） Data、Tele領(lǐng)域常用物理層接口芯片基本知識，性能、設(shè)計要點及選型8） 常用器件選型要點與精華9） FPGA、CPLD、EPLD的詳細性能介紹、設(shè)計要點及選型指導(dǎo)10） VHDL和Verilog HDL介紹11） 網(wǎng)絡(luò)基礎(chǔ)12） 國內(nèi)大型通信設(shè)備公司硬件研究開發(fā)流程；二．最流行的EDA工具指導(dǎo)熟練掌握并使用業(yè)界最新、最流行的專業(yè)設(shè)計工具1） Innoveda公司的ViewDraw，PowerPCB，Cam3502） CADENCE公司的OrCad， Allegro，Spectra3） Altera公司的MAX+PLUS II4） 學(xué)習(xí)熟練使用VIEWDRAW、ORCAD、POWERPCB、SPECCTRA、ALLEGRO、CAM350、MAX+PLUS II、ISE、FOUNDATION等工具；5） XILINX公司的FOUNDATION、ISE三． 硬件總體設(shè)計掌握硬件總體設(shè)計所必須具備的硬件設(shè)計經(jīng)驗與設(shè)計思路1） 產(chǎn)品需求分析2） 開發(fā)可行性分析3） 系統(tǒng)方案調(diào)研4） 總體架構(gòu)，CPU選型，總線類型5） 數(shù)據(jù)通信與電信領(lǐng)域主流CPU：M68k系列，PowerPC860,PowerPC8240,8260體系結(jié)構(gòu)，性能及對比。6） 總體硬件結(jié)構(gòu)設(shè)計及應(yīng)注意的問題；7） 通信接口類型選擇8） 任務(wù)分解9） 最小系統(tǒng)設(shè)計；10） PCI總線知識與規(guī)范；11） 如何在總體設(shè)計階段避免出現(xiàn)致命性錯誤；12） 如何合理地進行任務(wù)分解以達到事半功倍的效果?13） 項目案例：中、低端路由器等四． 硬件原理圖設(shè)計技術(shù) 目的：通過具體的項目案例，詳細進行原理圖設(shè)計全部經(jīng)驗，設(shè)計要點與精髓揭密。1） 電信與數(shù)據(jù)通信領(lǐng)域主流CPU（M68k,PowerPC860,8240,8260等）的原理設(shè)計經(jīng)驗與精華；2） Intel公司PC主板的原理圖設(shè)計精髓3） 網(wǎng)絡(luò)處理器的原理設(shè)計經(jīng)驗與精華；4） 總線結(jié)構(gòu)原理設(shè)計經(jīng)驗與精華；5） 內(nèi)存系統(tǒng)原理設(shè)計經(jīng)驗與精華；6） 數(shù)據(jù)通信與電信領(lǐng)域通用物理層接口的原理設(shè)計經(jīng)驗與精華； 7） 電信與數(shù)據(jù)通信設(shè)備常用的WATCHDOG的原理設(shè)計經(jīng)驗與精華；8） 電信與數(shù)據(jù)通信設(shè)備系統(tǒng)帶電插拔原理設(shè)計經(jīng)驗與精華；9） 晶振與時鐘系統(tǒng)原理設(shè)計經(jīng)驗與精華；10） PCI總線的原理圖設(shè)計經(jīng)驗與精華；11） 項目案例：中、低端路由器等五．硬件PCB圖設(shè)計目的：通過具體的項目案例，進行PCB設(shè)計全部經(jīng)驗揭密，使你迅速成長為優(yōu)秀的硬件工程師1） 高速CPU板PCB設(shè)計經(jīng)驗與精華；2） 普通PCB的設(shè)計要點與精華3） MOTOROLA公司的PowerPC系列的PCB設(shè)計精華4） Intel公司PC主板的PCB設(shè)計精華5） PC主板、工控機主板、電信設(shè)備用主板的PCB設(shè)計經(jīng)驗精華；6） 國內(nèi)著名通信公司PCB設(shè)計規(guī)范與工作流程；7） PCB設(shè)計中生產(chǎn)、加工工藝的相關(guān)要求；8） 高速PCB設(shè)計中的傳輸線問題；9） 電信與數(shù)據(jù)通信領(lǐng)域主流CPU（PowerPC系列）的PCB設(shè)計經(jīng)驗與精華；10） 電信與數(shù)據(jù)通信領(lǐng)域通用物理層接口(百兆、千兆以太網(wǎng)，ATM等)的PCB設(shè)計經(jīng)驗與精華；11） 網(wǎng)絡(luò)處理器的PCB設(shè)計經(jīng)驗與精華；12） PCB步線的拓撲結(jié)構(gòu)極其重要性；13） PCI步線的PCB設(shè)計經(jīng)驗與精華；14） SDRAM、DDR SDRAM（125/133MHz）的PCB設(shè)計經(jīng)驗與精華；15） 項目案例：中端路由器PCB設(shè)計六．硬件調(diào)試目的：以具體的項目案例，傳授硬件調(diào)試、測試經(jīng)驗與要點1） 硬件調(diào)試等同于黑箱調(diào)試，如何快速分析、解決問題？2） 大量調(diào)試經(jīng)驗的傳授；3） 如何加速硬件調(diào)試過程4） 如何迅速解決硬件調(diào)試問題5） DATACOM終端設(shè)備的CE測試要求各大公司電子類招聘題目精選 模擬電路 基爾霍夫定理的內(nèi)容是什么？（仕蘭微電子） 平板電容公式(C=εS/4πkd)。（未知） 最基本的如三極管曲線特性。（未知） 描述反饋電路的概念，列舉他們的應(yīng)用。（仕蘭微電子） 負反饋種類（電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋）；負反 饋的優(yōu)點（降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非 線性失真，有效地擴展放大器的通頻帶，自動調(diào)節(jié)作用）（未知） 放大電路的頻率補償?shù)哪康氖鞘裁?，有哪些方法？（仕蘭微電子） 頻率響應(yīng)，如：怎么才算是穩(wěn)定的，如何改變頻響曲線的幾個方法。（未知） 給出一個查分運放，如何相位補償，并畫補償后的波特圖。（凹凸） 基本放大電路種類（電壓放大器，電流放大器，互導(dǎo)放大器和互阻放大器），優(yōu)缺 點，特別是廣泛采用差分結(jié)構(gòu)的原因。（未知） 給出一差分電路，告訴其輸出電壓Y+和Y,求共模分量和差模分量。（未知） 1畫差放的兩個輸入管。（凹凸） 1畫出由運放構(gòu)成加法、減法、微分、積分運算的電路原理圖。并畫出一個晶體管級的 運放電路。（仕蘭微電子） 1用運算放大器組成一個10倍的放大器。（未知） 1給出一個簡單電路，讓你分析輸出電壓的特性（就是個積分電路），并求輸出端某點 的rise/fall時間。(Infineon筆試試題) 1電阻R和電容C串聯(lián)，輸入電壓為R和C之間的電壓，輸出電壓分別為C上電壓和R上電 壓，要求制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器，何為低通濾 波器。當(dāng)RCT時，給出輸入電壓波形圖，繪制兩種電路的輸出波形圖。（未知） 1有源濾波器和無源濾波器的原理及區(qū)別?（新太硬件） 1有一時域信號S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90),當(dāng)其通過低通、 帶通、高通濾波器后的信號表示方式。（未知） 1選擇電阻時要考慮什么？（東信筆試題） 1在CMOS電路中，要有一個單管作為開關(guān)管精確傳遞模擬低電平，這個單管你會用P管 還是N管，為什么？（仕蘭微電子） 給出多個mos管組成的電路求5個點的電壓。(Infineon筆試試題) 2電壓源、電流源是集成電路中經(jīng)常用到的模塊，請畫出你知道的線路結(jié)構(gòu)，簡單描述 其優(yōu)缺點。（仕蘭微電子） 2畫電流偏置的產(chǎn)生電路，并解釋。（凹凸） 2史密斯特電路,求回差電壓。（華為面試題） 2晶體振蕩器,好像是給出振蕩頻率讓你求周期(應(yīng)該是單片機的,12分之一周期....) （華為面試題） 2LC正弦波振蕩器有哪幾種三點式振蕩電路，分別畫出其原理圖。（仕蘭微電子） 2VCO是什么,什么參數(shù)(壓控振蕩器?)（華為面試題） 2鎖相環(huán)有哪幾部分組成？（仕蘭微電子） 2鎖相環(huán)電路組成，振蕩器（比如用D觸發(fā)器如何搭）。（未知） 2求鎖相環(huán)的輸出頻率，給了一個鎖相環(huán)的結(jié)構(gòu)圖。（未知） 如果公司做高頻電子的，可能還要RF知識，調(diào)頻，鑒頻鑒相之類，不一一列舉。（未知） 3一電源和一段傳輸線相連（長度為L,傳輸時間為T），畫出終端處波形，考慮傳輸線 無損耗。給出電源電壓波形圖，要求繪制終端波形圖。（未知） 3微波電路的匹配電阻。（未知） 3DAC和ADC的實現(xiàn)各有哪些方法？（仕蘭微電子） 3A/D電路組成、工作原理。（未知） 3實際工作所需要的一些技術(shù)知識(面試容易問到)。如電路的低功耗，穩(wěn)定，高速如何做到，調(diào)運放，布版圖注意的地方等等,一般會針對簡歷上你所寫做過的東西具體問，肯定會問得很細（所以別把什么都寫上，精通之類的詞也別用太多了），這個東西各個人就 不一樣了，不好說什么了。（未知） 數(shù)字電路 同步電路和異步電路的區(qū)別是什么？（仕蘭微電子） 什么是同步邏輯和異步邏輯？（漢王筆試） 同步邏輯是時鐘之間有固定的因果關(guān)系。異步邏輯是各時鐘之間沒有固定的因果關(guān)系。 什么是線與邏輯，要實現(xiàn)它，在硬件特性上有什么具體要求？（漢王筆試） 線與邏輯是兩個輸出信號相連可以實現(xiàn)與的功能。在硬件上，要用oc門來實現(xiàn)，由于不用 oc門可能使灌電流過大，而燒壞邏輯門。同時在輸出端口應(yīng)加一個上拉電阻。 什么是Setup和Holdup時間？（漢王筆試） setup和holdup時間,區(qū)別.（南山之橋） 解釋setuptime和holdtime的定義和在時鐘信號延遲時的變化。（未知） 解釋setup和holdtimeviolation，畫圖說明，并說明解決辦法。（威盛VIA 上海筆試試題） Setup/holdtime 是測試芯片對輸入信號和時鐘信號之間的時間要求。建立時間是指觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間。輸入信號應(yīng)提前時鐘上升沿（如上升沿有效）T時間到達芯片，這個T就是建立時間 Setuptime,這個數(shù)據(jù)就不能被這一時鐘打入觸發(fā)器，只有在下一個時鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。保持時間是指觸發(fā)器的時鐘信號上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時間。如果holdtime 不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。 建立時間 (SetupTime)和保持時間（Holdtime）。建立時間是指在時鐘邊沿前，數(shù)據(jù)信號需要保持不變的時間。保持時間是指時鐘跳變邊沿后數(shù)據(jù)信號需要保持不變的時間。如果不滿足建立和保持時間的話，那么DFF將不能正確地采樣到數(shù)據(jù)，將會出現(xiàn) metastability的情況。如果數(shù)據(jù)信號在時鐘沿觸發(fā)前后持續(xù)的時間均超過建立和保持時間，那么超過量就分別被稱為建立時間裕量和保持時間裕量。 說說對數(shù)字邏輯中的競爭和冒險的理解，并舉例說明競爭和冒險怎樣消除。（仕蘭微 電子） 什么是競爭與冒險現(xiàn)象？怎樣判斷？如何消除？（漢王筆試） 在組合邏輯中，由于門的輸入信號通路中經(jīng)過了不同的延時，導(dǎo)致到達該門的時間不一致叫競爭。產(chǎn)生毛刺叫冒險。如果布爾式中有相反的信號則可能產(chǎn)生競爭和冒險現(xiàn)象。解決方法：一是添加布爾式的消去項，二是在芯片外部加電容。 你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？（漢王筆試） 常用邏輯電平：12V，5V，；TTL和CMOS不可以直接互連，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS需要在輸出端口加一上拉電阻接到5V或者12V。 1如何解決亞穩(wěn)態(tài)。（飛利浦－大唐筆試） 亞穩(wěn)態(tài)是指觸發(fā)器無法在某個規(guī)定時間段內(nèi)達到一個可確認的狀態(tài)。當(dāng)一個觸發(fā)器進入亞 穩(wěn)態(tài)時，既無法預(yù)測該單元的輸出電平，也無法預(yù)測何時輸出才能穩(wěn)定在某個正確的電平 上。在這個穩(wěn)定期間，觸發(fā)器輸出一些中間級電平，或者可能處于振蕩狀態(tài)，并且這種無 用的輸出電平可以沿信號通道上的各個觸發(fā)器級聯(lián)式傳播下去。 1IC設(shè)計中同步復(fù)位與異步復(fù)位的區(qū)別。（南山之橋） 1MOORE與MEELEY狀態(tài)機的特征。（南山之橋） 1多時域設(shè)計中,如何處理信號跨時域。（南山之橋） 1給了reg的setup,hold時間，求中間組合邏輯的delay范圍。（飛利浦－大唐筆試） Delayperiodsetup–hold 1時鐘周期為T,觸發(fā)器D1的建立時間最大為T1max，最小為T1min。組合邏輯電路最大延 遲為T2max,最小為T2min。問，觸發(fā)器D2的建立時間T3和保持時間應(yīng)滿足什么條件。（華 為） 1給出某個一般時序電路的圖，有Tsetup,Tdelay,Tckq,還有clock的delay,寫出決 定最大時鐘的因素，同時給出表達式。（威盛VIA上海筆試試題） 1說說靜態(tài)、動態(tài)時序模擬的優(yōu)缺點。（威