【正文】 1 微機(jī)原理與接口技術(shù) 第 5章 微機(jī)的存儲(chǔ)系統(tǒng) 2 第 5章 微機(jī)的存儲(chǔ)系統(tǒng) ? 存儲(chǔ)器概述 ? 半導(dǎo)體存儲(chǔ)器的基本知識(shí) ? 微機(jī)系統(tǒng)中的主存儲(chǔ)器組織 ? 高速緩沖存儲(chǔ)器 ? 輔助存儲(chǔ)器 3 第 5章 微機(jī)的存儲(chǔ)系統(tǒng) 存儲(chǔ)器概述 ? 一個(gè) 雙穩(wěn)態(tài) 的 半導(dǎo)體電路 或 磁性材料 的存儲(chǔ)元均可存儲(chǔ)一位二進(jìn)制代碼，這個(gè)二進(jìn)制代碼位是存儲(chǔ)器中最小的存儲(chǔ)單位，稱為一個(gè) 存儲(chǔ)位 或 存儲(chǔ)元 。 ? 由若干個(gè)存儲(chǔ)元組成一個(gè) 存儲(chǔ)單元 。 ? 由許多存儲(chǔ)單元 組成一個(gè) 存儲(chǔ)器 。 有了 存儲(chǔ)器，計(jì)算機(jī)就具有記憶 能力。 ? 由存放程序和數(shù)據(jù)的各類 存儲(chǔ)設(shè)備 及 相關(guān)軟件 構(gòu)成存儲(chǔ)系統(tǒng) 。 4 第 5章 微機(jī)的存儲(chǔ)系統(tǒng) 存儲(chǔ)器概述 ? 存儲(chǔ)器的分類 —— 按存儲(chǔ)介質(zhì)分類 磁盤(pán)存儲(chǔ)器 磁帶存儲(chǔ)器 光介質(zhì)存儲(chǔ)器 存 儲(chǔ) 器 半導(dǎo)體 存儲(chǔ)器 磁表面 存儲(chǔ)器 掩模只讀存儲(chǔ)器 MROM 可編程只讀存儲(chǔ)器 PROM 可擦除可編程只讀存儲(chǔ)器 EPROM 電可擦可編程只讀存儲(chǔ)器 EEPROM 快閃存儲(chǔ)器 Flash Memory 隨機(jī) 存儲(chǔ)器 RAM 只讀 存儲(chǔ)器 ROM 單極型 (MOS)半導(dǎo)體存儲(chǔ)器 雙極型 (TTL)半導(dǎo)體存儲(chǔ)器 動(dòng)態(tài) DRAM 靜態(tài) SRAM 硬盤(pán) 軟盤(pán) 5 第 5章 微機(jī)的存儲(chǔ)系統(tǒng) 存儲(chǔ)器概述 ? 存儲(chǔ)器的分類 —— 按信息的可保存性分類 易失性 存儲(chǔ)器 非易失性 存儲(chǔ)器 磁盤(pán)存儲(chǔ)器 磁帶存儲(chǔ)器 光介質(zhì)存儲(chǔ)器 存 儲(chǔ) 器 半導(dǎo)體 存儲(chǔ)器 磁表面 存儲(chǔ)器 掩模只讀存儲(chǔ)器 MROM 可編程只讀存儲(chǔ)器 PROM 可擦除可編程只讀存儲(chǔ)器 EPROM 電探險(xiǎn)可編程只讀存儲(chǔ)器 EEPROM 快閃存儲(chǔ)器 Flash Memory 隨機(jī) 存儲(chǔ)器 RAM 只讀 存儲(chǔ)器 ROM 單極型 (MOS)半導(dǎo)體存儲(chǔ)器 雙極型 (TTL)半導(dǎo)體存儲(chǔ)器 動(dòng)態(tài) DRAM 靜態(tài) SRAM 硬盤(pán) 軟盤(pán) 6 第 5章 微機(jī)的存儲(chǔ)系統(tǒng) 存儲(chǔ)器概述 ? 存儲(chǔ)器的分類 —— 按在計(jì)算機(jī)系統(tǒng)中的作用分類 ? 主存儲(chǔ)器 —— 又稱 內(nèi)部存儲(chǔ)器 ，用來(lái)存放當(dāng)前正在使用或者經(jīng)常使用的程序和數(shù)據(jù)， CPU可直接對(duì)它進(jìn)行訪問(wèn)。主存由半導(dǎo)體存儲(chǔ)器組成，包括 ROM和 RAM兩種類型，其中 ROM用于存放系統(tǒng)軟件、系統(tǒng)參數(shù)或永久性數(shù)據(jù)， RAM用于存放臨時(shí)性數(shù)據(jù)和應(yīng)用程序，主要采用 單極型 (MOS)半導(dǎo)體存儲(chǔ)器件 。 ? 輔助存儲(chǔ)器 —— 又稱 外部存儲(chǔ)器 ，主要用來(lái)存放當(dāng)前暫時(shí)不參加運(yùn)算的程序和數(shù)據(jù)，通常 CPU不直接訪問(wèn)輔存。 ? 高速緩沖存儲(chǔ)器 (Cache)—— 用于彌補(bǔ)計(jì)算機(jī)內(nèi)部各器件之間的速度差異。主要采用 雙極型 (TTL)半導(dǎo)體存儲(chǔ)器件 。 7 第 5章 微機(jī)的存儲(chǔ)系統(tǒng) 存儲(chǔ)器概述 ? 存儲(chǔ)器的主要性能指標(biāo) ? 存儲(chǔ)容量 —— 存儲(chǔ)器能夠存儲(chǔ)二進(jìn)制信息的數(shù)量，常用單位：B、 KB、 MB、 GB、 TB。計(jì)算機(jī)可直接尋址的主存容量由地址碼位數(shù)確定。 ? 存儲(chǔ)器存取時(shí)間和存取速度 —— 存儲(chǔ)器存取時(shí)間 又稱為 存儲(chǔ)器訪問(wèn)時(shí)間 ，是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間，也稱為 讀寫(xiě)時(shí)間 。存取速度是存取時(shí)間的倒數(shù)。 ? 磁表面存儲(chǔ)器不同于半導(dǎo)體存儲(chǔ)器，其數(shù)據(jù)存取需要磁頭的機(jī)械運(yùn)動(dòng)，因此其操作過(guò)程由： 磁道定位時(shí)間 、 磁頭等待時(shí)間 、 讀寫(xiě)時(shí)間 及傳 送時(shí)間 等部分組成，而且定位時(shí)間、磁頭等待時(shí)間都與 磁頭當(dāng)前的位置和 要存取的數(shù)據(jù)位置 有關(guān)，因此通常 采用平均值表示 。 ? 價(jià)格 /位 —— 常用每字節(jié)或每 MB成本表示，即 C=價(jià)格 /容量 ? 可靠性 —— 通常用平均無(wú)故障工作時(shí)間（ Mean Time Between Failures，簡(jiǎn)稱 MTBF）即兩次故障之間的平均時(shí)間來(lái)衡量。 8 第 5章 微機(jī)的存儲(chǔ)系統(tǒng) 存儲(chǔ)器概述 ? 存儲(chǔ)系統(tǒng)的概念 存儲(chǔ)系統(tǒng) 由 存放程序和數(shù)據(jù)的各類 存儲(chǔ)設(shè)備 及 相關(guān)軟件 構(gòu)成。 ? 應(yīng)用程序員透明，并且從應(yīng)用程序員角度看它是一個(gè)存儲(chǔ)器 ? 速度接近最快的那個(gè)存儲(chǔ)器 ? 容量與容量最大的那個(gè)存儲(chǔ)器相等或接近 ? 單位容量的價(jià)格接近最便宜的那個(gè)存儲(chǔ)器 高 低 小 大 快 慢 輔存 寄存器 緩存 主存 磁盤(pán) 光盤(pán) 磁帶 速度 容量 價(jià)格 位 ／ CPU CPU 主機(jī) 9 第 5章 微機(jī)的存儲(chǔ)系統(tǒng) 存儲(chǔ)器概述 ? 存儲(chǔ)系統(tǒng)的概念 存儲(chǔ)系統(tǒng) 由 存放程序和數(shù)據(jù)的各類 存儲(chǔ)設(shè)備 及 相關(guān)軟件 構(gòu)成。 高速緩存 的引入，把慢速的內(nèi)存當(dāng)高速內(nèi)存來(lái)使用。 虛擬存儲(chǔ)器技術(shù) 是在內(nèi)存與外存之間引入相應(yīng)的硬件和軟件，把大容量的外存當(dāng)大容量的內(nèi)存來(lái)使用。 分級(jí)存儲(chǔ)器結(jié)構(gòu)示意圖 CPU 內(nèi) 部 寄 存 器 高速緩沖存儲(chǔ)器 (Cache) 內(nèi) 存 儲(chǔ) 器 外 存 儲(chǔ) 器 容量增 速度、位價(jià)格減 10 第 5章 微機(jī)的存儲(chǔ)系統(tǒng) ? 存儲(chǔ)器概述 ? 半導(dǎo)體存儲(chǔ)器的基本知識(shí) ? 微機(jī)系統(tǒng)中的主存儲(chǔ)器組織 ? 高速緩沖存儲(chǔ)器 ? 輔助存儲(chǔ)器 11 第 5章 微機(jī)的存儲(chǔ)系統(tǒng) 半導(dǎo)體存儲(chǔ)器的基本知識(shí) ? 半導(dǎo)體存儲(chǔ)器的特點(diǎn) ? 速度快，存取時(shí)間可達(dá)到納秒 (ns)級(jí) ? 高度集成化，不僅存儲(chǔ)單元所占的空間小，而且譯碼電路和數(shù)據(jù)緩沖寄存器以及存儲(chǔ)單元都集成在一個(gè)芯片中，體積特別小 ? 功耗低，一般為幾十毫瓦 (mW) 12 第 5章 微機(jī)的存儲(chǔ)系統(tǒng) 半導(dǎo)體存儲(chǔ)器的基本知識(shí) ? 半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu) 地址譯碼和驅(qū)動(dòng) I/O控制電路 地址鎖存 存儲(chǔ)體 讀寫(xiě)控制 AB CB DB 13 第 5章 微機(jī)的存儲(chǔ)系統(tǒng) 半導(dǎo)體存儲(chǔ)器的基本知識(shí) ? 半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu) 地址譯碼和驅(qū)動(dòng) I/O控制電路 地址鎖存 存儲(chǔ)體 讀寫(xiě)控制 AB CB DB 位片結(jié)構(gòu) —— 組成存儲(chǔ)單元的存儲(chǔ)元只有一位，譯碼選中一個(gè)存儲(chǔ)單元時(shí)只能進(jìn)行一位信息的讀寫(xiě)，即字長(zhǎng)等于 1位。 字片結(jié)構(gòu) —— 字長(zhǎng)大于 1位，可以為 4位或 8位等。 存儲(chǔ)芯片的容量一般用 字?jǐn)?shù) 字長(zhǎng) 表示。如： 1K 1位、 128 8位 SRAM常采用字片結(jié)構(gòu)， DRAM常采用位片結(jié)構(gòu)。 14 第 5章 微機(jī)的存儲(chǔ)系統(tǒng) 半導(dǎo)體存儲(chǔ)器的基本知識(shí) ? 半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu) 地址譯碼和驅(qū)動(dòng) I/O控制電路 地址鎖存 存儲(chǔ)體 讀寫(xiě)控制 AB CB DB 地址鎖存器的作用是保存 CPU輸入的地址信息，以等待譯碼電路選擇存儲(chǔ)單元。 15 第 5章 微機(jī)的存儲(chǔ)系統(tǒng) 半導(dǎo)體存儲(chǔ)器的基本知識(shí) ? 半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu) 地址譯碼和驅(qū)動(dòng) I/O控制電路 地址鎖存 存儲(chǔ)體 讀寫(xiě)控制 AB CB DB 譯碼器將地址碼轉(zhuǎn)換成譯碼器輸出線上相應(yīng)的有效電平，表示選中某一存儲(chǔ)單元，并由驅(qū)動(dòng)器提供驅(qū)動(dòng)電流去驅(qū)動(dòng)相應(yīng)的讀寫(xiě)電路，完成被選中單元的讀寫(xiě)操作。 譯碼驅(qū)動(dòng)方式有兩種： 一維地址譯碼 、 二維地址譯碼 。 16 第 5章 微機(jī)的存儲(chǔ)系統(tǒng) 半導(dǎo)體存儲(chǔ)器的基本知識(shí) ? 半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu) 一維地址譯碼 —— 每個(gè)存儲(chǔ)單元連在一條字線上，由地址譯碼器驅(qū)動(dòng)字線 。 缺點(diǎn)：當(dāng)?shù)刂肪€增加時(shí)，譯碼器的復(fù)雜度按 2n增加。 17 第 5章 微機(jī)的存儲(chǔ)系統(tǒng) 半導(dǎo)體存儲(chǔ)器的基本知識(shí) ? 半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu) 二維 地址譯碼 —— 把 n位地址分成大致相等的兩段，一段用于水平方向作 X地址線， 另一段用于垂直方 向作 Y地址線，存儲(chǔ) 單元的地址由 X和 Y 兩個(gè)方向的地址來(lái) 決定。 18 第 5章 微機(jī)的存儲(chǔ)系統(tǒng) 半導(dǎo)體存儲(chǔ)器的基本知識(shí) ? 半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu) 地址譯碼和驅(qū)動(dòng) I/O控制電路 地址鎖存 存儲(chǔ)體 讀寫(xiě)控制 AB CB DB 包括 讀出放大器 、 寫(xiě)入電路 和 讀寫(xiě)控制電路 ，用以完成被選中存儲(chǔ)單元中各位的讀出和寫(xiě)入操作。 19 第 5章 微機(jī)的存儲(chǔ)系統(tǒng) 半導(dǎo)體存儲(chǔ)器的基本知識(shí) ? 半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu) 地址譯碼和驅(qū)動(dòng) I/O控制電路 地址鎖存 存儲(chǔ)體 讀寫(xiě)控制 AB CB DB 控制邏輯接收 CPU送來(lái)的啟動(dòng)、讀、寫(xiě)及清除命令，經(jīng)控制電路處理后，由控制邏輯產(chǎn)生一組時(shí)序信號(hào)來(lái)控制存儲(chǔ)器的讀出和寫(xiě)入操作。 20 第 5章 微機(jī)的存儲(chǔ)系統(tǒng) 半導(dǎo)體存儲(chǔ)器的基本知識(shí) ? 典型芯片 SRAM 引腳特點(diǎn) ?地址線 An 接 CPU 的地址總線 AB ?數(shù)據(jù)線 Dm 接 CPU 的數(shù)據(jù)總線 DB ?片選線 /CE（ /CS）由 CPU 的 AB 線譯碼產(chǎn)生 ?讀寫(xiě)線 /OE、 /WE 由 CPU 的控制線 /RD、 /WR控制 AB DB VCC GND /RD /WR /OE /WE /CS A0 ~ An D0 ~ Dm 譯碼電路 21 第 5章 微機(jī)的存儲(chǔ)系統(tǒng) 半導(dǎo)體存儲(chǔ)器的基本知識(shí) ? 典型芯片 1. SRAM存儲(chǔ)芯片 —— Intel 2114 1K 4bit的 SRAM存儲(chǔ)器 芯片 VCC GND A3 A4 A5 A6 A7 A8 I/O1 I/O2 I/O3 I/O4 輸入 數(shù)據(jù) 控制 行 選 擇 64?64 存儲(chǔ)矩陣 列 I/O電路 列選擇 A0 A2 A1 A9 A6 A5 A4 A3 A0 A1 A2 GND CS WE CS WE Vcc A7 A8 A9 I/O1 I/O2 I/O3 I/O4 1 2 3 4 5 6 7 8 9 18 17 16 15 14 13 12 11 10 （ b） Intel 2114的外部引腳 （ a） Intel 2114的內(nèi)部結(jié)構(gòu) 22 第 5章 微機(jī)的存儲(chǔ)系統(tǒng) 半導(dǎo)體存儲(chǔ)器的基本知識(shí) ? 典型芯片 2. SRAM存儲(chǔ)芯片 —— Intel 6264 8K 8bit低功耗 CMOS SRAM A0 A1 A2 A10 Y譯碼 存儲(chǔ)體 存儲(chǔ)體 控制邏輯 X 譯 碼 A3 A9 A11 A12 … … I/O 緩 沖 D0～ D7 VCC CS2 A8 A9 A10 A11 27 28 26 25 24 23 22 21 20 19 18 17 16 15 D7 D6 D5 D4 D3 NC A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND 2 1 3 4 5 6 7 8 9 10 11 12 13 14 6264 … WE1CSOE （ b）外部引腳圖 （ a）內(nèi)部結(jié)構(gòu) 23 第 5章 微機(jī)的存儲(chǔ)系統(tǒng) 半導(dǎo)體存儲(chǔ)器的基本知識(shí) ? 典型芯片 2. SRAM存儲(chǔ)芯片 —— Intel 6264 8K 8bit低功耗 CMOS SRAM ? 提供兩條片選線是為了應(yīng)用時(shí)控制方式多樣 ? 讀寫(xiě)線為兩條是為不同 CPU服務(wù) /CS1接低、 CS2控制 /CS1 CS2 GND 6264 CS2接高、 /CS1控制 /CS1 CS2 VCC 6264 8086CPU 6264SRAM 讀 :/RD=L,/WR=H。/WE=H,/OE=L 寫(xiě) :/RD=H,/WR=L。/WE=L, /OE=H 8086CPU與 6264SRAM的接線圖