第9章數(shù)字接口實(shí)例及分析(已修改)
2025-08-01 13:10 本頁面
【正文】 第 9章 數(shù)字接口實(shí)例及分析 EDA技術(shù)與 VHDL設(shè)計(jì) 數(shù)字接口實(shí)例 1——STBUS總線 ? STBUS總線是一種時(shí)分復(fù)用總線，它用嚴(yán)格的時(shí)鐘關(guān)系進(jìn)行幀的定位（同步）和比特的定位（同步），這種總線在數(shù)字電路交換系統(tǒng)中得到了廣泛的應(yīng)用。各種語音、數(shù)據(jù)信息按照時(shí)分復(fù)用的方式在總線中傳輸、交換。 數(shù)字接口實(shí)例 1——STBUS總線 幀時(shí)鐘信號(hào)、比特時(shí)鐘和數(shù)據(jù)時(shí)序關(guān)系 用戶 A 用戶 B FPGA TP3067 TP3067 控制模塊 時(shí)隙交換實(shí)現(xiàn)框圖 TP3067時(shí)序圖 數(shù)字接口實(shí)例 2——復(fù)接分接接口設(shè)計(jì) ? 數(shù)字復(fù)接的定義為將兩個(gè)或多個(gè)低速數(shù)字流合并成一個(gè)高速數(shù)據(jù)流的過程、方法。它是提高線路利用率的一種有效方法。例如，我們把 4路 2Mbps的數(shù)據(jù)流合并成一條 8Mbps的高速數(shù)據(jù)流，就是數(shù)字復(fù)接。而把高速數(shù)據(jù)流分解為多路低速數(shù)據(jù)流，就是數(shù)字分接。 TS01 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F 10 F 11 F 12 F 13 F 14 F 15 0 0 1 1 0 1 1 0 0 0 0 1 1 1A2a b c d a b c da b c d a b c d復(fù)幀同步信號(hào)備用比特C H 1C H 16C H 2C H 17… ……a b c d a b c dC H 15C H 30F1F2F 15幀同步信號(hào) 1 A11 1 1 1 1保留給國(guó)內(nèi)通信用幀同步時(shí)隙話路時(shí)隙話路時(shí)隙信令時(shí)隙C H 30(C H 16 ~C H 29 )(C H 1 ~ C H 15 )32 路時(shí)隙， 25 6 bi t ,1 25 ? s16 幀， 2. 0 m s復(fù)幀結(jié)構(gòu)幀結(jié)構(gòu)偶幀T S 0奇幀T S 0488 ns ? s復(fù)幀結(jié)構(gòu) RAM1_A RAM2_A RAM選擇 復(fù)接 地址產(chǎn)生單元 Sti1 Sti2 Sto RAM2_B RAM1_B 2M/4M變換數(shù)字復(fù)接 RAM1_A RAM2_A RAM選擇 選擇器
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1