【正文】 北華大學(xué)畢業(yè)設(shè)計（論文）110KV變電站主接線模擬屏畢業(yè)論文目　　錄摘要 IAbstract II引　　言 11 主要芯片介紹 2 AT89C51 芯片簡介 2 主要性能參數(shù) 3 功能特性概述 3 引腳功能說明 3 振蕩器特性 5 芯片擦除 5 定時計數(shù)器 5 MC146818時鐘芯片介紹 6 主要特點 7 芯片管腳及說明 7 MC146816時鐘芯片地址分配及各單元的編程 8 時鐘、日歷和鬧鐘單元 8 四個寄存器的定義 8 8155芯片簡介 9 8155各引腳功能說明 10 8155的地址編碼及工作方式 11 8155的定時/計數(shù)器 13 T6963C控制器簡介 13 T6963C的特點 14 T6963C的引腳說明及其功能 14 T6963C指令集 16 TPUP40A芯片簡介 21 AD574簡介 23 AD574主要功能特性 23 AD574A的引腳說明 23 AD574的引腳說明 242 硬件部分設(shè)計 26 模擬屏設(shè)計 26 主接線模擬 26 刀開關(guān)模擬 26 斷路器模擬設(shè)計 28 硬件的連接設(shè)計 29 前向通道的分配 29 其他外圍輔助設(shè)備 31 抗干擾系統(tǒng) 37 微機系統(tǒng)抗干擾措施 37 WATCHDOG(WDT)系統(tǒng) 38 多字節(jié)相乘程序框圖及程序清單 393 軟件設(shè)計 42 主程序框圖及程序清單 42 備用電源自動投入框圖及程序清單 44 自動重合閘子程序及框圖 45 鍵盤掃描子程序及框圖 47 時鐘初始化框圖及子程序 51 液晶顯示框圖及子程序 53 打印子程序及框圖 56結(jié)　　論 58參 考 文 獻 59附錄A 主程序清單 61附錄B 附圖 78致　　謝 79III北華大學(xué)畢業(yè)設(shè)計（論文）引　　言電力工業(yè)是國民經(jīng)濟的基礎(chǔ)產(chǎn)業(yè)，它的安全穩(wěn)定運行對整個國民經(jīng)濟的發(fā)展和國家的安定起著舉足輕重的作用。變電站是電網(wǎng)中的重要基本環(huán)節(jié)，其自動化水平的高低直接影響著電網(wǎng)安全穩(wěn)定運行水平。隨著用電負(fù)荷的快速增長和負(fù)荷密度的加大，變電站的電壓等級和變電容量不斷提高，對供電可靠性的要求也越來越高。因此，必須提高變電站的自動化水平。盡管現(xiàn)在電力系統(tǒng)的自動化程度越來越高，但是，運行人員每天仍然要進行大量的操作，并及時對出現(xiàn)的異常情況做出反應(yīng)并采取正確的處理措施。電力系統(tǒng)運行人員的崗位操作技能是影響電力系統(tǒng)安全可靠性的重要因素之一，所以培養(yǎng)一支訓(xùn)練有素、經(jīng)驗豐富的運行隊伍對電力系統(tǒng)的安全運行至關(guān)重要，通過培訓(xùn)提高運行人員技術(shù)水平成為電力企業(yè)對培訓(xùn)機構(gòu)的迫切要求。但是在教學(xué)培訓(xùn)中，不能將運行的系統(tǒng)當(dāng)作試驗品，不能在真實設(shè)備上進行實際操作試驗，更不允許人為設(shè)置一些事故讓學(xué)員觀察并進行處理。這些都使運行人員難以得到充分訓(xùn)練。而脫離實際環(huán)境進行培訓(xùn)，難以提高運行操作人員對突發(fā)故障的正確分析和處理能力，因此，建立一個與實際變電站運行狀況相同或相似的仿真環(huán)境來進行培訓(xùn)是十分必要的[4][12][14]。變電站主接線仿真培訓(xùn)系統(tǒng)，能夠全面提高變電站的技術(shù)水平，提高運行的可靠性和管理水平，具有顯著的可比優(yōu)越性，是變電站自動化的發(fā)展趨勢。大規(guī)模集成電路和通信技術(shù)的迅速發(fā)展，網(wǎng)絡(luò)技術(shù)、現(xiàn)場總線等的出現(xiàn)和完善，為提高變電站綜合自動化系統(tǒng)的技術(shù)水平提供了有力的科技支持。變電站模擬屏是變電站綜合自動化系統(tǒng)最基本的子功能系統(tǒng)，涉及到變電運行、監(jiān)視控制等方面的內(nèi)容，使變電站的監(jiān)視和控制發(fā)生了根本的變化。因此，研究變電站模擬屏具有迫切的現(xiàn)實需要和重大的實際意義。該設(shè)計是以單片機為核心進行模擬屏設(shè)計，其結(jié)構(gòu)完全模仿實際電路，但不與真實設(shè)備相連，完全由單片機程序模擬。該屏能動態(tài)顯示變電所主回路運行情況，能運行各種倒閘操作的演示，并能正確識別倒閘操作與否，若操作錯誤，在顯示器上顯示“錯誤”二字，若操作正確，則模擬演示操作線路實際運行情況后，并據(jù)此打印倒閘操作票。還能模擬自動重合閘等其他變電站應(yīng)有的功能。該模擬屏的主接線采用雙母線，主要是由于大中型工廠負(fù)荷重要，進出回路較多，要求較高的可靠性，而雙母線主接線具有供電可靠，檢修方便，調(diào)度靈活和便于擴建的優(yōu)點，且由于雙母線內(nèi)容全面，易改成單母線或單母線分段等其他主接線形式，以滿足教學(xué)及操作員培訓(xùn)的需要。1 主要芯片介紹 AT89C51 芯片簡介AT89C51是一種帶4K字節(jié)閃爍可編程可擦除只讀存儲器的低電壓，高性能CMOS 8位微處理器，俗稱單片機。AT89C2051是一種帶2K字節(jié)閃爍可編程可擦除只讀存儲器的單片機。單片機的可擦除只讀存儲器可以反復(fù)擦除100次。該器件采用ATMEL高密度非易失存儲器制造技術(shù)制造，與工業(yè)標(biāo)準(zhǔn)的MCS51指令集和輸出管腳相兼容。由于將多功能8位CPU和閃爍存儲器組合在單個芯片中，ATMEL的AT89C51是一種高效微控制器，AT89C2051是它的一種精簡版本。AT89C單片機為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價廉的方案[1]。 AT89C51管腳圖 主要性能參數(shù)與MCS51產(chǎn)品指令系統(tǒng)完全兼容4K字節(jié)可重擦寫Flash閃速存儲器壽命：1000寫/擦循環(huán)數(shù)據(jù)保留時間：10年全靜態(tài)工作：0Hz24MHz三級加密程序存儲器128字節(jié)內(nèi)部RAM32個可編程I/O口線兩個16位定時器/計數(shù)器6個中斷源可編程串行通道低功耗的空閑和掉電模式片內(nèi)振蕩器和時鐘電路 功能特性概述AT89C51提供以下標(biāo)準(zhǔn)功能：4K字節(jié)可重擦寫Flash閃速存儲器，32個可編程I/O口線，兩個16位定時器/計數(shù)器，一個5向量兩級中斷結(jié)構(gòu)，一個全雙工串行通信口，片內(nèi)振蕩器和時鐘電路。同時，AT89C51可降至0Hz的靜態(tài)邏輯操作，并支持兩種軟件可選的節(jié)電工作模式?？臻e方式停止CPU的工作，但允許RAM，定時器/計數(shù)器，串行通信口及終端系統(tǒng)繼續(xù)工作。掉電方式保存RAM的內(nèi)容，單振蕩器停止工作并禁止其他所有部件工作指導(dǎo)下一個硬件復(fù)位。 引腳功能說明VCC：電源電壓GND：接地P0口：P0口為一個8位漏極開路雙向I/O口，每腳可吸收8TTL門電流。當(dāng)P1口的管腳第一次寫1時，被定義為高阻輸入。P0能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù)/地址的第八位。在FIASH編程時，P0 口作為原碼輸入口，當(dāng)FIASH進行校驗時，P0輸出原碼,此時P0外部必須被拉高。P1口：P1口是一個內(nèi)部提供上拉電阻的8位雙向I/O口，P1口緩沖器能接收輸出4TTL門電流。P1口管腳寫入“1”后，被內(nèi)部上拉為高，可用作輸入，P1口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的緣故。在FLASH編程和校驗時，P1口作為低八位地址接收。P2口：P2口為一個內(nèi)部上拉電阻的8位雙向I/O口，P2口緩沖器可接收，輸出4個TTL門電流，當(dāng)P2口被寫“1”時，其管腳被內(nèi)部上拉電阻拉高,且作為輸入。并因此作為輸入時，P2口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。P2口當(dāng)用于外部程序存儲器或16位地址外部數(shù)據(jù)存儲器進行存取時，P2口輸出地址的高八位。在給出地址“1”時，它利用內(nèi)部上拉優(yōu)勢，當(dāng)對外部八位地址數(shù)據(jù)存儲器進行讀寫時，P2口輸出其特殊功能寄存器的內(nèi)容。P2口在FLASH編程和校驗時接收高八位地址信號和控制信號。P3口：P3口管腳是8個帶內(nèi)部上拉電阻的雙向I/O口，可接收輸出4個TTL門電流。當(dāng)P3口寫入“1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平，P3口將輸出電流（ILL）這是由于上拉的緣故。P3口也可作為AT89C51的一些特殊功能口,如下表所示： P3口功能端口引腳備選功能RXD（串行輸入口）TXD（串行輸出口）（外部中斷0）（外部中斷1）T0（記時器0外部輸入）T1（記時器1外部輸入）（外部數(shù)據(jù)存儲器寫選通）（外部數(shù)據(jù)存儲器讀選通）P3口同時為閃爍編程和編程校驗接收一些控制信號。RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時，要保持RST腳兩個機器周期的高電平時間。：當(dāng)訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的低位字節(jié)。在FLASH編程期間，此引腳用于輸入編程脈沖。在平時，ALE端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲器時，將跳過一個ALE脈沖。如想禁止ALE的輸出可在SFR8EH地址上置0。此時， ALE只有在執(zhí)行MOVX，MOVC指令是ALE才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài)ALE禁止，置位無效。：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周期兩次/PSEN有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的/PSEN信號將不出現(xiàn)。：當(dāng)保持低電平時，則在此期間外部程序存儲器（0000HFFFFH），不管是否有內(nèi)部程序存儲器。注意加密方式1時，將內(nèi)部鎖定為RESET；當(dāng)端保持高電平時，此間內(nèi)部程序存儲器。在FLASH編程期間，此引腳也用于施加12V編程電源（VPP）。XTAL1：反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入端。XTAL2：反向振蕩放大器的輸出端。 振蕩器特性XTAL1和XTAL2分別為反向放大器的輸入和輸出。該反向放大器可以配置為片內(nèi)振蕩器。石晶振蕩和陶瓷振蕩均可采用。如采用外部時鐘源驅(qū)動器件，XTAL2應(yīng)不接。有余輸入至內(nèi)部時鐘信號要通過一個二分頻觸發(fā)器，因此對外部時鐘信號的脈寬無任何要求，但必須保證脈沖的高低電平要求的寬度。 芯片擦除整個PEROM陣列和三個鎖定位的電擦除可通過正確的控制信號組合，并保持ALE管腳處于低電平10ms 來完成。在芯片擦操作中，代碼陣列全被寫“1”且在任何非空存儲字節(jié)被重復(fù)編程以前，該操作必須被執(zhí)行。此外，AT89C51設(shè)有穩(wěn)態(tài)邏輯，可以在低到零頻率的條件下靜態(tài)邏輯，支持兩種軟件可選的掉電模式。在閑置模式下，CPU停止工作。但RAM，定時器，計數(shù)器，串口和中斷系統(tǒng)仍在工作。在掉電模式下，保存RAM的內(nèi)容并且凍結(jié)振蕩器，禁止所用其他芯片功能，直到下一個硬件復(fù)位為止。 定時計數(shù)器AT89C51 內(nèi)部有2個16位定時計數(shù)器，采用的是加1計數(shù)器，當(dāng)用作定時器時，加1計數(shù)器每個機器周期加1，計數(shù)脈沖取自外部輸入T0、T1。定時計數(shù)器的工作方式由特殊功能寄存器TMOD定義（）GATEC/TM0M1GATEC/TM0M1 TMOD高四位控制定時/計數(shù)器1，低四位控制定時/計數(shù)器0，其中M0、M1定義工作方式如下：M0M1工作方式說明00013位定時/計數(shù)器01116位定時/計數(shù)器122具有自動裝入的8位定時/計數(shù)器133定時0分為2個8位定時器，定時器1無此工作方式GATE為門控制位，用于定義定時/計數(shù)器起動是否受外部中斷的影響。GATE=0時與外部中斷無關(guān)，GATE=1時只有在沒有外部中斷時才可以啟動。C/T有選擇定時、計數(shù)功能，“1”為計數(shù)功能，“0”為定時功能。定時控制器TOCN高四位分別為啟動控制和溢出中斷標(biāo)志，低四位定義觸發(fā)方式，：TF1TF0TF0TR0IE1IT1IE0IT0其中TF0、TF1為定時器，0、1為溢出中斷標(biāo)志。TR0、TR1為定時器，0、1為運動控制。IE0、IE1分別為外部中斷，0、1為跳變標(biāo)志位。IT0、IT1分別為外部觸發(fā)方式。 MC146818時鐘芯片介紹MC146818[1]是美國Motorola公司開發(fā)的一種實時時鐘芯片。所謂實時時鐘，就是指它不僅保存著當(dāng)前的時、分、秒信息，還保存著年、月、日、星期的信息，并且只要不掉電，上述信息就將永久保持并不斷地更新。自從MC146818在IBMPC/AT中首次采用以來，它在計算機系統(tǒng)中應(yīng)用得越來越多，如海洋38HippoVL+等計算機主板中均采用該芯片的兼容芯片用于存放系統(tǒng)時間及配置信息。MC146818采用高速CMOS工藝制造，功耗極低，可與多種微處理器接口。 主要特點片內(nèi)含有時基和振蕩器在低頻時基時，典型功耗為4到200uW；在高頻時基時，典型功耗為4到20mW自動識別月末，自動進行閏年補償與微處理器總線兼容，采用總線復(fù)用方式以減少引腳數(shù)目片內(nèi)含有14個字節(jié)的時鐘和控制寄存器，50個字節(jié)的通用RAM可編程方波輸出信號 芯片管腳及說明 MC146818管腳圖、：時間基準(zhǔn)頻率輸入端，可設(shè)計三個時間基準(zhǔn)：、和32KHzCKFS：時鐘輸出頻率選擇CKOUT：時鐘輸出端SQW：方波輸出端：復(fù)用雙向地址數(shù)據(jù)總線AS：復(fù)用地址選通信號DS：數(shù)據(jù)寫/讀選通信號：讀寫選通信號：芯片允許信號：中斷申請，用作輸入到處理器中的中斷申請信號：復(fù)位，不影響時鐘日歷或RAM操作PS：電源檢測 MC146816時鐘芯片地址分配及各單元的編程MC146816內(nèi)部RAM可以分成兩個部分。第一部分是從地址00H至0DH共14個字的RAM，它們被用于存放實時時鐘信息。其中00H~09H用于存儲時間、日歷、鬧鐘信息，0AH~0DH作為狀態(tài)存儲器。第二部分從0EH~3FH的50個字節(jié)用于用戶RAM?？蔀橛脩籼峁┡渲眯畔?。除了狀態(tài)存儲器C、D和寄存器A的7位置允許讀外，其余62個字節(jié)RAM均可由CPU直接讀寫。 時鐘、日歷和鬧鐘單元00H~06H為時鐘、日歷和鬧鐘單元。其值可采用BIN或BCD值。這由寄存器B所決定，初始化時DM位置“1”，采用12/2