【正文】 基于EDA技術(shù)的電梯控制器實現(xiàn)與仿真——六層電梯控制器的設(shè)計一、設(shè)計目的針對我國樓層層數(shù)的基本水平，本著“一理通，百理明”的原則，本設(shè)計希望通過簡單的六層電梯控制器的設(shè)計，為廣大電梯設(shè)計者提供一個基礎(chǔ)。針對目前中小型電梯所能實現(xiàn)的功能，本控制器虛擬實現(xiàn)以下功能：（1） 指示電梯所在樓層；（2） 電梯基本運行；（3） 關(guān)門延時設(shè)置；（4） 提前關(guān)門設(shè)置；（5） 看門狗設(shè)置；（6） 超載報警；（7） 故障報警。二總體方案的確定 EDA技術(shù)不是某一學科的分支，或某種新的技能技術(shù)，它是一們綜合性學科，融合多學科于一體，打破了軟件和硬件間的壁壘，使計算機的軟件與硬件實現(xiàn)、設(shè)計效率和產(chǎn)品性能合二為一，它代表了電子設(shè)計技術(shù)和應用技術(shù)的發(fā)展方向。VHDL具有與具體硬件電路無關(guān)和設(shè)計平臺無關(guān)的特性，并且具有良好的電路行為描述和系統(tǒng)描述的能力，并在語言易讀性和層次化結(jié)構(gòu)化設(shè)計方面，表現(xiàn)了強大的生命力和應用潛力。EDA使得設(shè)計者的工作僅限于利用硬件描述語言和EDA軟件來完成對系統(tǒng)硬件功能的實現(xiàn)。正因EDA在設(shè)計控制系統(tǒng)中的這些特點，在電梯控制電路上采用EDA技術(shù)進行開發(fā)，越來越受到人們的重視。對于符合市場需求的大規(guī)模系統(tǒng)，要達到高效、高速完成，必須有多人甚至多個開發(fā)組共同并行工作才能實現(xiàn)。對于用EDA技術(shù)完成的一個確定的設(shè)計，可以利用相應的工具平臺進來邏輯綜合和優(yōu)化，完成設(shè)計任務。基于EDA技術(shù)的VHDL語言對設(shè)計的描述具有相對獨立性，設(shè)計者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計實現(xiàn)的目標器件是什么，而進行獨立的設(shè)計。這為電子設(shè)計的入門者提供了便捷的幫助。相信在不遠的將來，我國相關(guān)的專業(yè)技術(shù)人員使用EDA技術(shù)進行工程設(shè)計，就像現(xiàn)在使用計算器一樣，雖然大部分人不能開辦集成電路制造廠，但是卻能快速、經(jīng)濟地制造（設(shè)計）自己的專用集成電路或集成電子系統(tǒng)。綜上比較，本設(shè)計采用EDA技術(shù)實現(xiàn)對電梯的控制。3設(shè)計的基礎(chǔ)依據(jù)現(xiàn)代電子設(shè)計技術(shù)的核心是EDA技術(shù)?；贓DA技術(shù)開發(fā)的實現(xiàn)六層電梯自動控制與目前主流的利用可編程邏輯控制器實現(xiàn)電梯控制緊密相連。硬件描述語言是EDA技術(shù)的重要組成部分，VHDL是作為電子設(shè)計主流硬件的描述語言。使用VHDL語言進行程序設(shè)計，在QuartusII軟件上對程序進行編譯、仿真。在QuartusII平臺上開發(fā)具有易學易懂、控制靈活方便、抗干擾能力強、運行穩(wěn)定可靠等優(yōu)點。 EDA技術(shù)介紹EDA是電子設(shè)計自動化（Electronic Design Automation）的縮寫，在20世紀90年代初從計算機輔助設(shè)計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）和計算機輔助工程（CAE）的概念發(fā)展而來的。20世紀90年代，國際上電子和計算機技術(shù)較先進的國家，一直在積極探索新的電子電路設(shè)計方法，并在設(shè)計方法、工具等方面進行了徹底的變革，取得了巨大成功。在電子技術(shù)設(shè)計領(lǐng)域，可編程邏輯器件（如CPLD、FPGA）的應用，已得到廣泛的普及，這些器件為數(shù)字系統(tǒng)的設(shè)計帶來了極大的靈活性。這些器件可以通過軟件編程而對其硬件結(jié)構(gòu)和工作方式進行重構(gòu)，從而使得硬件的設(shè)計可以如同軟件設(shè)計那樣方便快捷。這一切極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計方法、設(shè)計過程和設(shè)計觀念，促進了EDA技術(shù)的迅速發(fā)展。EDA技術(shù)就是以計算機為工具，設(shè)計者在EDA軟件平臺上，用硬件描述語言VHDL完成設(shè)計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。EDA技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計的效率和可操作性，減輕了設(shè)計者的勞動強度。利用EDA工具，電子設(shè)計師可以從概念、算法、協(xié)議等開始設(shè)計電子系統(tǒng)，大量工作可以通過計算機完成，并可以將電子產(chǎn)品從電路設(shè)計、性能分析到設(shè)計出IC版圖或PCB版圖的整個過程在計算機上自動處理完成?，F(xiàn)在對EDA的概念或范疇用得很寬。包括在機械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學、軍事、等各個領(lǐng)域，都有EDA的應用。目前EDA技術(shù)已在各大公司、企事業(yè)單位和科研教學部門廣泛使用。例如在飛機制造過程中，從設(shè)計、性能測試及特性分析直到飛行模擬，都可能涉及到EDA技術(shù)。 VHDL語言介紹VHDL（Very High Speed Integrated Circuit Hardware Description Language）語言于1983年由美國國防部發(fā)起創(chuàng)建，由電工和電子工程師協(xié)會（the institute of electrical and electronics engineer）進一步發(fā)展并在1987年作為“IEEE1076”發(fā)布。從此，VHDL成為硬件描述語言的業(yè)界標準之一。VHDL作為一個規(guī)范語言和建模語言，具有很強的電路描述和建模能力，能從多個層次對數(shù)字系統(tǒng)進行建模和描述，從而大大簡化了硬件設(shè)計任務，提高了設(shè)計效率和可靠性。VHDL具有與具體硬件電路無關(guān)和設(shè)計平臺無關(guān)的特性，并且具有良好的電路行為描述和系統(tǒng)描述的能力，并在語言易讀性和層次化結(jié)構(gòu)化設(shè)計方面，表現(xiàn)了強大的生命力和應用潛力。 VHDL的特點應用VHDL進行系統(tǒng)設(shè)計，有以下幾方面的特點：（一）功能強大：VHDL具有功能強大的語言結(jié)構(gòu)。它可以用明確的代碼描述復雜的控制邏輯設(shè)計。并且具有多層次的設(shè)計描述功能，支持設(shè)計庫和可重復使用的元件生成。VHDL是一種設(shè)計、仿真和綜合的標準硬件描述語言。（二）可移植性：VHDL語言是一個標準語言，其設(shè)計描述可以為不同的EDA工具支持。它可以從一個仿真工具移植到另一個仿真工具，從一個綜合工具移植到另一個綜合工具，從一個工作平臺移植到另一個工作平臺。此外，通過更換庫再重新綜合很容易移植為ASIC設(shè)計。（三）獨立性：VHDL的硬件描述與具體的工藝技術(shù)和硬件結(jié)構(gòu)無關(guān)。設(shè)計者可以不懂硬件的結(jié)構(gòu)，也不必管最終設(shè)計實現(xiàn)的目標器件是什么，而進行獨立的設(shè)計。程序設(shè)計的硬件目標器件有廣闊的選擇范圍，可以是各系列的CPLD、FPGA及各種門陣列器件。（四）可操作性：由于VHDL具有類屬描述語句和子程序調(diào)用等功能，對于已完成的設(shè)計，在不改變源程序的條件下，只需改變端口類屬參量或函數(shù)，就能輕易地改變設(shè)計的規(guī)模和結(jié)構(gòu)。（五）靈活性：VHDL最初是作為一種仿真標準格式出現(xiàn)的，有著豐富的仿真語句和庫函數(shù)。使其在任何大系統(tǒng)的設(shè)計中，隨時可對設(shè)計進行仿真模擬。所以，即使在遠離門級的高層次（即使設(shè)計尚未完成時），設(shè)計者就能夠?qū)φ麄€工程設(shè)計的結(jié)構(gòu)和功能的可行性進行查驗，并做出決策。 VHDL的設(shè)計步驟采用VHDL的系統(tǒng)設(shè)計，一般有以下6個步驟。1）要求的功能模塊劃分；2）VHDL的設(shè)計描述（設(shè)計輸入）；3）代碼仿真模擬（前仿真）；4）計綜合、優(yōu)化和布局布線；5）布局布線后的仿真模擬（后仿真）；6）設(shè)計的實現(xiàn)（下載到目標器件）。 VHDL語言編程格式（1）一個完整的VHDL程序是以下五部分組成的：庫（LIBRARY）：儲存預先已經(jīng)寫好的程序和數(shù)據(jù)的集合。程序包（PACKAGE）：聲明在設(shè)計中將用到的常數(shù)、數(shù)據(jù)類型、元件及子程序。實體（ENTITY）：聲明到其他實體或其他設(shè)計的接口，即定義本定義的輸入輸出端口。構(gòu)造體（ARCHITECTUR）：定義實體的實現(xiàn)。電路的具體描述配置（CONFIGURATION）：一個實體可以有多個構(gòu)造體，可以通過配置來為實體選擇其中一個構(gòu)造體。（2）實體實體（ENTITY）是VHDL設(shè)計中最其本的組成部分之一（另一個是結(jié)構(gòu)體），VHDL表達的所有設(shè)計均與實體有關(guān)。實體類似于原理圖中的一個部件符號，它并不描述設(shè)計的具體功能，只是定義所需的全部輸入/輸出信號。實體格式如下：ENTITY實體名IS[GENERIC（常數(shù)名：數(shù)據(jù)類型[：設(shè)定值]）]類屬說明PORT端口說明（端口信號名1：模式類型；端口信號名2：模式類型；端口信號名3：模式類型；端口信號名4：模式類型）；TYPE語句或常量定義實體申明并行語句實體語句END實體名；（3）結(jié)構(gòu)體所有能被仿真的實體都由結(jié)構(gòu)體（ARCHITECTURE）描述，即結(jié)構(gòu)體描述實體的結(jié)構(gòu)或行為，一個實體可以有多個結(jié)構(gòu)體，每個結(jié)構(gòu)體分別代表該實體功能的不同實現(xiàn)方案。結(jié)構(gòu)體格式：ARCHITECTURE結(jié)構(gòu)體名OF實體名IS[定義語句（元件例化）；]BEGIN并行處理語句；END結(jié)構(gòu)體名； 用VHDL語言對FPGA和CPLD器件進行開發(fā)時出現(xiàn)的毛刺問題的處理 在EDA環(huán)境中,毛刺是系統(tǒng)設(shè)計是否成功的關(guān)鍵。毛刺（競爭 — 冒險）現(xiàn)象是長期困繞電子工程師的問題之一。由于毛刺的存在，使的系統(tǒng)存在許多不穩(wěn)定因素，經(jīng)常會造成對脈沖上下沿敏感的電路產(chǎn)生誤動作。毛刺主要是由門電路延時及路徑延時造成的，采用傳統(tǒng)設(shè)計方法時，毛刺必須在硬件測試時才有機會發(fā)現(xiàn)。但在現(xiàn)代數(shù)字系統(tǒng)設(shè)計時，通過EDA軟件，完全可以找出毛刺產(chǎn)生的原因及產(chǎn)生的位置，并且非常準確和接近實際情況。 目前常使用三種方法消除毛刺，它們分別為延時法、選通法和修改邏輯設(shè)計法。其中，修改邏輯設(shè)計能從根本上消除毛刺，但該方法要求使用者掌握電路的工作狀態(tài)及其轉(zhuǎn)換，有時需要多路輸出，使用起來有一定的復雜性。三程序設(shè)計及調(diào)試 電梯運行規(guī)則（1）請求信號分析：電梯的請求信號分為梯內(nèi)請求和梯外請求，如果從這個角度就很難去進行對電梯運行可能情況的分析，因為電梯的運行是根據(jù)梯內(nèi)和梯外的請求信號、行程信號進行控制的，而梯內(nèi)和梯外的請求是隨機且不能以有限的規(guī)則去對其進行說明的。因此，很難對電梯的運行情況作出一個統(tǒng)一的分析。出于這方面的考慮，本設(shè)計把電梯的請求信號劃分為上升請求和下降請求。電梯接收到請求信號后，都必須作預操作。使電梯進入預上升狀態(tài)的請求信號就是上升請求信號。具體來說，就是當電梯所在樓層低于發(fā)出請求的樓層所要到達的目的樓層時，電梯必須在下一操作中作出上升運行，這時的請求信號就是上升請求信號。反之，則是下降請求信號。（2）電梯處