【正文】 基于EDA技術(shù)的電梯控制器實(shí)現(xiàn)與仿真——六層電梯控制器的設(shè)計(jì)一、設(shè)計(jì)目的針對(duì)我國(guó)樓層層數(shù)的基本水平，本著“一理通，百理明”的原則，本設(shè)計(jì)希望通過(guò)簡(jiǎn)單的六層電梯控制器的設(shè)計(jì)，為廣大電梯設(shè)計(jì)者提供一個(gè)基礎(chǔ)。針對(duì)目前中小型電梯所能實(shí)現(xiàn)的功能，本控制器虛擬實(shí)現(xiàn)以下功能：（1） 指示電梯所在樓層；（2） 電梯基本運(yùn)行；（3） 關(guān)門(mén)延時(shí)設(shè)置；（4） 提前關(guān)門(mén)設(shè)置；（5） 看門(mén)狗設(shè)置；（6） 超載報(bào)警；（7） 故障報(bào)警。二總體方案的確定 EDA技術(shù)不是某一學(xué)科的分支，或某種新的技能技術(shù)，它是一們綜合性學(xué)科，融合多學(xué)科于一體，打破了軟件和硬件間的壁壘，使計(jì)算機(jī)的軟件與硬件實(shí)現(xiàn)、設(shè)計(jì)效率和產(chǎn)品性能合二為一，它代表了電子設(shè)計(jì)技術(shù)和應(yīng)用技術(shù)的發(fā)展方向。VHDL具有與具體硬件電路無(wú)關(guān)和設(shè)計(jì)平臺(tái)無(wú)關(guān)的特性，并且具有良好的電路行為描述和系統(tǒng)描述的能力，并在語(yǔ)言易讀性和層次化結(jié)構(gòu)化設(shè)計(jì)方面，表現(xiàn)了強(qiáng)大的生命力和應(yīng)用潛力。EDA使得設(shè)計(jì)者的工作僅限于利用硬件描述語(yǔ)言和EDA軟件來(lái)完成對(duì)系統(tǒng)硬件功能的實(shí)現(xiàn)。正因EDA在設(shè)計(jì)控制系統(tǒng)中的這些特點(diǎn)，在電梯控制電路上采用EDA技術(shù)進(jìn)行開(kāi)發(fā)，越來(lái)越受到人們的重視。對(duì)于符合市場(chǎng)需求的大規(guī)模系統(tǒng)，要達(dá)到高效、高速完成，必須有多人甚至多個(gè)開(kāi)發(fā)組共同并行工作才能實(shí)現(xiàn)。對(duì)于用EDA技術(shù)完成的一個(gè)確定的設(shè)計(jì)，可以利用相應(yīng)的工具平臺(tái)進(jìn)來(lái)邏輯綜合和優(yōu)化，完成設(shè)計(jì)任務(wù)?；贓DA技術(shù)的VHDL語(yǔ)言對(duì)設(shè)計(jì)的描述具有相對(duì)獨(dú)立性，設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計(jì)。這為電子設(shè)計(jì)的入門(mén)者提供了便捷的幫助。相信在不遠(yuǎn)的將來(lái)，我國(guó)相關(guān)的專(zhuān)業(yè)技術(shù)人員使用EDA技術(shù)進(jìn)行工程設(shè)計(jì)，就像現(xiàn)在使用計(jì)算器一樣，雖然大部分人不能開(kāi)辦集成電路制造廠，但是卻能快速、經(jīng)濟(jì)地制造（設(shè)計(jì)）自己的專(zhuān)用集成電路或集成電子系統(tǒng)。綜上比較，本設(shè)計(jì)采用EDA技術(shù)實(shí)現(xiàn)對(duì)電梯的控制。3設(shè)計(jì)的基礎(chǔ)依據(jù)現(xiàn)代電子設(shè)計(jì)技術(shù)的核心是EDA技術(shù)?；贓DA技術(shù)開(kāi)發(fā)的實(shí)現(xiàn)六層電梯自動(dòng)控制與目前主流的利用可編程邏輯控制器實(shí)現(xiàn)電梯控制緊密相連。硬件描述語(yǔ)言是EDA技術(shù)的重要組成部分，VHDL是作為電子設(shè)計(jì)主流硬件的描述語(yǔ)言。使用VHDL語(yǔ)言進(jìn)行程序設(shè)計(jì)，在QuartusII軟件上對(duì)程序進(jìn)行編譯、仿真。在QuartusII平臺(tái)上開(kāi)發(fā)具有易學(xué)易懂、控制靈活方便、抗干擾能力強(qiáng)、運(yùn)行穩(wěn)定可靠等優(yōu)點(diǎn)。 EDA技術(shù)介紹EDA是電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation）的縮寫(xiě)，在20世紀(jì)90年代初從計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助測(cè)試（CAT）和計(jì)算機(jī)輔助工程（CAE）的概念發(fā)展而來(lái)的。20世紀(jì)90年代，國(guó)際上電子和計(jì)算機(jī)技術(shù)較先進(jìn)的國(guó)家，一直在積極探索新的電子電路設(shè)計(jì)方法，并在設(shè)計(jì)方法、工具等方面進(jìn)行了徹底的變革，取得了巨大成功。在電子技術(shù)設(shè)計(jì)領(lǐng)域，可編程邏輯器件（如CPLD、FPGA）的應(yīng)用，已得到廣泛的普及，這些器件為數(shù)字系統(tǒng)的設(shè)計(jì)帶來(lái)了極大的靈活性。這些器件可以通過(guò)軟件編程而對(duì)其硬件結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，從而使得硬件的設(shè)計(jì)可以如同軟件設(shè)計(jì)那樣方便快捷。這一切極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法、設(shè)計(jì)過(guò)程和設(shè)計(jì)觀念，促進(jìn)了EDA技術(shù)的迅速發(fā)展。EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語(yǔ)言VHDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。EDA技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計(jì)的效率和可操作性，減輕了設(shè)計(jì)者的勞動(dòng)強(qiáng)度。利用EDA工具，電子設(shè)計(jì)師可以從概念、算法、協(xié)議等開(kāi)始設(shè)計(jì)電子系統(tǒng)，大量工作可以通過(guò)計(jì)算機(jī)完成，并可以將電子產(chǎn)品從電路設(shè)計(jì)、性能分析到設(shè)計(jì)出IC版圖或PCB版圖的整個(gè)過(guò)程在計(jì)算機(jī)上自動(dòng)處理完成?，F(xiàn)在對(duì)EDA的概念或范疇用得很寬。包括在機(jī)械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事、等各個(gè)領(lǐng)域，都有EDA的應(yīng)用。目前EDA技術(shù)已在各大公司、企事業(yè)單位和科研教學(xué)部門(mén)廣泛使用。例如在飛機(jī)制造過(guò)程中，從設(shè)計(jì)、性能測(cè)試及特性分析直到飛行模擬，都可能涉及到EDA技術(shù)。 VHDL語(yǔ)言介紹VHDL（Very High Speed Integrated Circuit Hardware Description Language）語(yǔ)言于1983年由美國(guó)國(guó)防部發(fā)起創(chuàng)建，由電工和電子工程師協(xié)會(huì)（the institute of electrical and electronics engineer）進(jìn)一步發(fā)展并在1987年作為“IEEE1076”發(fā)布。從此，VHDL成為硬件描述語(yǔ)言的業(yè)界標(biāo)準(zhǔn)之一。VHDL作為一個(gè)規(guī)范語(yǔ)言和建模語(yǔ)言，具有很強(qiáng)的電路描述和建模能力，能從多個(gè)層次對(duì)數(shù)字系統(tǒng)進(jìn)行建模和描述，從而大大簡(jiǎn)化了硬件設(shè)計(jì)任務(wù)，提高了設(shè)計(jì)效率和可靠性。VHDL具有與具體硬件電路無(wú)關(guān)和設(shè)計(jì)平臺(tái)無(wú)關(guān)的特性，并且具有良好的電路行為描述和系統(tǒng)描述的能力，并在語(yǔ)言易讀性和層次化結(jié)構(gòu)化設(shè)計(jì)方面，表現(xiàn)了強(qiáng)大的生命力和應(yīng)用潛力。 VHDL的特點(diǎn)應(yīng)用VHDL進(jìn)行系統(tǒng)設(shè)計(jì)，有以下幾方面的特點(diǎn)：（一）功能強(qiáng)大：VHDL具有功能強(qiáng)大的語(yǔ)言結(jié)構(gòu)。它可以用明確的代碼描述復(fù)雜的控制邏輯設(shè)計(jì)。并且具有多層次的設(shè)計(jì)描述功能，支持設(shè)計(jì)庫(kù)和可重復(fù)使用的元件生成。VHDL是一種設(shè)計(jì)、仿真和綜合的標(biāo)準(zhǔn)硬件描述語(yǔ)言。（二）可移植性：VHDL語(yǔ)言是一個(gè)標(biāo)準(zhǔn)語(yǔ)言，其設(shè)計(jì)描述可以為不同的EDA工具支持。它可以從一個(gè)仿真工具移植到另一個(gè)仿真工具，從一個(gè)綜合工具移植到另一個(gè)綜合工具，從一個(gè)工作平臺(tái)移植到另一個(gè)工作平臺(tái)。此外，通過(guò)更換庫(kù)再重新綜合很容易移植為ASIC設(shè)計(jì)。（三）獨(dú)立性：VHDL的硬件描述與具體的工藝技術(shù)和硬件結(jié)構(gòu)無(wú)關(guān)。設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)，也不必管最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計(jì)。程序設(shè)計(jì)的硬件目標(biāo)器件有廣闊的選擇范圍，可以是各系列的CPLD、FPGA及各種門(mén)陣列器件。（四）可操作性：由于VHDL具有類(lèi)屬描述語(yǔ)句和子程序調(diào)用等功能，對(duì)于已完成的設(shè)計(jì)，在不改變?cè)闯绦虻臈l件下，只需改變端口類(lèi)屬參量或函數(shù)，就能輕易地改變?cè)O(shè)計(jì)的規(guī)模和結(jié)構(gòu)。（五）靈活性：VHDL最初是作為一種仿真標(biāo)準(zhǔn)格式出現(xiàn)的，有著豐富的仿真語(yǔ)句和庫(kù)函數(shù)。使其在任何大系統(tǒng)的設(shè)計(jì)中，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬。所以，即使在遠(yuǎn)離門(mén)級(jí)的高層次（即使設(shè)計(jì)尚未完成時(shí)），設(shè)計(jì)者就能夠?qū)φ麄€(gè)工程設(shè)計(jì)的結(jié)構(gòu)和功能的可行性進(jìn)行查驗(yàn)，并做出決策。 VHDL的設(shè)計(jì)步驟采用VHDL的系統(tǒng)設(shè)計(jì)，一般有以下6個(gè)步驟。1）要求的功能模塊劃分；2）VHDL的設(shè)計(jì)描述（設(shè)計(jì)輸入）；3）代碼仿真模擬（前仿真）；4）計(jì)綜合、優(yōu)化和布局布線；5）布局布線后的仿真模擬（后仿真）；6）設(shè)計(jì)的實(shí)現(xiàn)（下載到目標(biāo)器件）。 VHDL語(yǔ)言編程格式（1）一個(gè)完整的VHDL程序是以下五部分組成的：庫(kù)（LIBRARY）：儲(chǔ)存預(yù)先已經(jīng)寫(xiě)好的程序和數(shù)據(jù)的集合。程序包（PACKAGE）：聲明在設(shè)計(jì)中將用到的常數(shù)、數(shù)據(jù)類(lèi)型、元件及子程序。實(shí)體（ENTITY）：聲明到其他實(shí)體或其他設(shè)計(jì)的接口，即定義本定義的輸入輸出端口。構(gòu)造體（ARCHITECTUR）：定義實(shí)體的實(shí)現(xiàn)。電路的具體描述配置（CONFIGURATION）：一個(gè)實(shí)體可以有多個(gè)構(gòu)造體，可以通過(guò)配置來(lái)為實(shí)體選擇其中一個(gè)構(gòu)造體。（2）實(shí)體實(shí)體（ENTITY）是VHDL設(shè)計(jì)中最其本的組成部分之一（另一個(gè)是結(jié)構(gòu)體），VHDL表達(dá)的所有設(shè)計(jì)均與實(shí)體有關(guān)。實(shí)體類(lèi)似于原理圖中的一個(gè)部件符號(hào)，它并不描述設(shè)計(jì)的具體功能，只是定義所需的全部輸入/輸出信號(hào)。實(shí)體格式如下：ENTITY實(shí)體名IS[GENERIC（常數(shù)名：數(shù)據(jù)類(lèi)型[：設(shè)定值]）]類(lèi)屬說(shuō)明PORT端口說(shuō)明（端口信號(hào)名1：模式類(lèi)型；端口信號(hào)名2：模式類(lèi)型；端口信號(hào)名3：模式類(lèi)型；端口信號(hào)名4：模式類(lèi)型）；TYPE語(yǔ)句或常量定義實(shí)體申明并行語(yǔ)句實(shí)體語(yǔ)句END實(shí)體名；（3）結(jié)構(gòu)體所有能被仿真的實(shí)體都由結(jié)構(gòu)體（ARCHITECTURE）描述，即結(jié)構(gòu)體描述實(shí)體的結(jié)構(gòu)或行為，一個(gè)實(shí)體可以有多個(gè)結(jié)構(gòu)體，每個(gè)結(jié)構(gòu)體分別代表該實(shí)體功能的不同實(shí)現(xiàn)方案。結(jié)構(gòu)體格式：ARCHITECTURE結(jié)構(gòu)體名OF實(shí)體名IS[定義語(yǔ)句（元件例化）；]BEGIN并行處理語(yǔ)句；END結(jié)構(gòu)體名； 用VHDL語(yǔ)言對(duì)FPGA和CPLD器件進(jìn)行開(kāi)發(fā)時(shí)出現(xiàn)的毛刺問(wèn)題的處理 在EDA環(huán)境中,毛刺是系統(tǒng)設(shè)計(jì)是否成功的關(guān)鍵。毛刺（競(jìng)爭(zhēng) — 冒險(xiǎn)）現(xiàn)象是長(zhǎng)期困繞電子工程師的問(wèn)題之一。由于毛刺的存在，使的系統(tǒng)存在許多不穩(wěn)定因素，經(jīng)常會(huì)造成對(duì)脈沖上下沿敏感的電路產(chǎn)生誤動(dòng)作。毛刺主要是由門(mén)電路延時(shí)及路徑延時(shí)造成的，采用傳統(tǒng)設(shè)計(jì)方法時(shí)，毛刺必須在硬件測(cè)試時(shí)才有機(jī)會(huì)發(fā)現(xiàn)。但在現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)時(shí)，通過(guò)EDA軟件，完全可以找出毛刺產(chǎn)生的原因及產(chǎn)生的位置，并且非常準(zhǔn)確和接近實(shí)際情況。 目前常使用三種方法消除毛刺，它們分別為延時(shí)法、選通法和修改邏輯設(shè)計(jì)法。其中，修改邏輯設(shè)計(jì)能從根本上消除毛刺，但該方法要求使用者掌握電路的工作狀態(tài)及其轉(zhuǎn)換，有時(shí)需要多路輸出，使用起來(lái)有一定的復(fù)雜性。三程序設(shè)計(jì)及調(diào)試 電梯運(yùn)行規(guī)則（1）請(qǐng)求信號(hào)分析：電梯的請(qǐng)求信號(hào)分為梯內(nèi)請(qǐng)求和梯外請(qǐng)求，如果從這個(gè)角度就很難去進(jìn)行對(duì)電梯運(yùn)行可能情況的分析，因?yàn)殡娞莸倪\(yùn)行是根據(jù)梯內(nèi)和梯外的請(qǐng)求信號(hào)、行程信號(hào)進(jìn)行控制的，而梯內(nèi)和梯外的請(qǐng)求是隨機(jī)且不能以有限的規(guī)則去對(duì)其進(jìn)行說(shuō)明的。因此，很難對(duì)電梯的運(yùn)行情況作出一個(gè)統(tǒng)一的分析。出于這方面的考慮，本設(shè)計(jì)把電梯的請(qǐng)求信號(hào)劃分為上升請(qǐng)求和下降請(qǐng)求。電梯接收到請(qǐng)求信號(hào)后，都必須作預(yù)操作。使電梯進(jìn)入預(yù)上升狀態(tài)的請(qǐng)求信號(hào)就是上升請(qǐng)求信號(hào)。具體來(lái)說(shuō)，就是當(dāng)電梯所在樓層低于發(fā)出請(qǐng)求的樓層所要到達(dá)的目的樓層時(shí)，電梯必須在下一操作中作出上升運(yùn)行，這時(shí)的請(qǐng)求信號(hào)就是上升請(qǐng)求信號(hào)。反之，則是下降請(qǐng)求信號(hào)。（2）電梯處