【正文】 目錄網(wǎng)絡(luò)處理器中微引擎的設(shè)計(jì)與實(shí)現(xiàn)畢業(yè)論文目 錄摘 要 IAbstrat II目 錄 IV圖表清單 VI第1章 緒論 1 研究背景和意義 1 國內(nèi)外研究和發(fā)展現(xiàn)狀 2 論文的研究內(nèi)容和結(jié)構(gòu)安排 3第2章 網(wǎng)絡(luò)處理器微引擎研究 5 網(wǎng)絡(luò)處理器及微引擎分析 5 P1600網(wǎng)絡(luò)處理器介紹 6 解析微引擎 7 搜索微引擎 8 轉(zhuǎn)發(fā)微引擎 9 修改微引擎 10 網(wǎng)絡(luò)處理器微引擎設(shè)計(jì)技術(shù)研究 11 微引擎處理單元架構(gòu) 11 微引擎指令集架構(gòu) 12 微引擎并行技術(shù) 12 本章小結(jié) 13第3章 轉(zhuǎn)發(fā)微引擎設(shè)計(jì)與實(shí)現(xiàn) 15 指令集設(shè)計(jì) 15 專用指令集 15 尋址方式 18 寄存器模型 19 微引擎結(jié)構(gòu)設(shè)計(jì) 19 微引擎結(jié)構(gòu)描述 19 微引擎功能模塊設(shè)計(jì) 20 微引擎流水線設(shè)計(jì) 26 流水線結(jié)構(gòu)設(shè)計(jì) 26 流水線相關(guān)部件設(shè)計(jì) 27 微引擎設(shè)計(jì)實(shí)現(xiàn)方法 33 本章小結(jié) 33第4章 微引擎設(shè)計(jì)驗(yàn)證和性能分析 35 微引擎功能驗(yàn)證 35 驗(yàn)證策略和方法 35 驗(yàn)證環(huán)境 38 驗(yàn)證過程和結(jié)果 42 微引擎性能評估 45 評估策略和方法 45 硬件開銷評估 45 應(yīng)用性能分析 51 本章小結(jié) 53第5章 總結(jié)與展望 54 工作總結(jié) 54 工作展望 54參考文獻(xiàn) 56在學(xué)期間發(fā)表的學(xué)術(shù)論文及取得的研究成果 58致 謝 59附 錄 60緒論圖表清單 5 6 P1600網(wǎng)絡(luò)處理器結(jié)構(gòu)框圖...............................................................................7 8 Search1微引擎組織結(jié)構(gòu) 9 Search2微引擎組織結(jié)構(gòu) 9 10 11 13............................................................................... 21 21 ALU執(zhí)行單元原理圖 22 Minterm運(yùn)算示意圖 23 MAX運(yùn)算單元 24 PRI_ENC運(yùn)算單元 25 26 27 P0級接口信號圖 28 P1級接口信號圖 28 P1級取指令原理圖 29 P2級A操作數(shù)譯碼原理圖 30 P2級取A操作數(shù)原理圖 31 P2級分支執(zhí)行原理圖 32 36 UVM與數(shù)字電路設(shè)計(jì) 37 UVC解決方案 38 39 40 MOV指令功能覆蓋率統(tǒng)計(jì) 42 42 43 45 JMP指令功能仿真結(jié)果 44 SetMaxMin指令功能仿真結(jié)果 44 FPGA Performance Summary 46 FPGA關(guān)鍵路徑報告 46 Design Compiler綜合流程 49 ASIC綜合關(guān)鍵路徑報告 51 FPGA硬件平臺照片 52 15 19 43 FPGA各模塊資源占用情況 47 52 52 緒 論 研究背景和意義當(dāng)計(jì)算機(jī)網(wǎng)絡(luò)發(fā)展到高速網(wǎng)絡(luò)技術(shù)階段，有了光纖媒介的廣泛使用和傳輸技術(shù)的巨大進(jìn)步，人們對網(wǎng)絡(luò)帶寬的需求也越來越大，中間網(wǎng)絡(luò)處理設(shè)備逐漸成為了網(wǎng)絡(luò)系統(tǒng)的瓶頸，因此人們需要處理速度更快的網(wǎng)絡(luò)設(shè)備。此外，新的網(wǎng)絡(luò)業(yè)務(wù)不斷涌現(xiàn)和應(yīng)用范圍的不斷擴(kuò)大，中間網(wǎng)絡(luò)設(shè)備需要處理更加復(fù)雜的協(xié)議，因此必須具有很好的靈活性和適應(yīng)性，并針對不同客戶提供差異化的服務(wù)質(zhì)量（QoS）保障。所有這些都需要能夠高速并且智能化的完成網(wǎng)絡(luò)數(shù)據(jù)處理的中間網(wǎng)絡(luò)設(shè)備，基于這種情況，網(wǎng)絡(luò)處理器(Network Processor，簡稱NP)應(yīng)運(yùn)而生。網(wǎng)絡(luò)處理器作為一種應(yīng)用于網(wǎng)絡(luò)系統(tǒng)的專用指令處理器，通常采用多核多線程結(jié)構(gòu)，集合了高速度、低功耗和可編程的優(yōu)點(diǎn)，同時通過使用專用協(xié)處理單元可為設(shè)計(jì)人員提供更大的自由。利用網(wǎng)絡(luò)處理器開發(fā)人員可以實(shí)現(xiàn)快速編程，可為客戶靈活提供所需功能，使網(wǎng)絡(luò)系統(tǒng)具有高性能和高靈活性。網(wǎng)絡(luò)處理器的出現(xiàn)建立了網(wǎng)絡(luò)系統(tǒng)的硬件平臺，它通過軟件升級來滿足日益增長的功能需求，給網(wǎng)絡(luò)處理技術(shù)的發(fā)展提供了一個開放舞臺，因而具有非常重要的意義。通常網(wǎng)絡(luò)處理器都集成了多個RISC（Reduced Instruct Set Computer，精簡指令集計(jì)算機(jī)）處理器來滿足高性能線速度的處理要求，這些處理器專門針對網(wǎng)絡(luò)協(xié)議處理（如包分類、路由查找等）而設(shè)計(jì)，通常被稱之為微引擎。微引擎的指令集是專為網(wǎng)絡(luò)協(xié)議處理而優(yōu)化的RISC指令集。在網(wǎng)絡(luò)處理器中，微引擎對數(shù)據(jù)包的處理速度決定著網(wǎng)絡(luò)處理器的整體性能，如何有效降低微引擎中關(guān)鍵路徑的延時是提高NP性能的關(guān)鍵。微引擎一般采用流水線技術(shù)和并行執(zhí)行的多處理單元組織機(jī)制，利用專用硬件與專用指令處理特定協(xié)議操作，降低延遲提高處理速度。此外，對于網(wǎng)絡(luò)處理器微引擎這樣具有復(fù)雜功能的芯片設(shè)計(jì)的驗(yàn)證，務(wù)必采用高效的驗(yàn)證方法，以縮短驗(yàn)證周期，提高設(shè)計(jì)質(zhì)量。網(wǎng)絡(luò)處理器作為高端路由器、交換機(jī)、防火墻等數(shù)據(jù)通信產(chǎn)品的核心部件，是關(guān)系到政府和軍隊(duì)等國家機(jī)構(gòu)信息安全的重要基礎(chǔ)設(shè)施。然而長久以來在計(jì)算機(jī)和網(wǎng)絡(luò)安全技術(shù)方面，我國的集成電路芯片設(shè)計(jì)技術(shù)落后于歐美國家，所以導(dǎo)致國家大量的信息安全產(chǎn)業(yè)無法得到核心自主研發(fā)芯片的支持，并且使得信息安全隱患變得越來越嚴(yán)重。尤其是最近的“棱鏡門”事件充分暴露了國家信息安全的重要性和緊迫性，因此關(guān)于這方面的研究與應(yīng)用工作必須及早開始。研制出“自主可控”的網(wǎng)絡(luò)處理器設(shè)備，對建立我國“自主可控”的網(wǎng)絡(luò)信息安全保障體系具有重要意義。 國內(nèi)外研究和發(fā)展現(xiàn)狀從二十世紀(jì)末到現(xiàn)在，網(wǎng)絡(luò)處理技術(shù)發(fā)生了巨大的變化，網(wǎng)絡(luò)設(shè)備的架構(gòu)以處理核心的更新作為標(biāo)志，大致經(jīng)歷了以下3個階段：1）基于GPP（General Purpose Processor，通用處理器）的網(wǎng)絡(luò)設(shè)備。網(wǎng)絡(luò)發(fā)展初期主要研究構(gòu)建服務(wù)框架和實(shí)現(xiàn)網(wǎng)絡(luò)協(xié)議，其傳輸速率低服務(wù)類型少。網(wǎng)絡(luò)設(shè)備是以GPP為硬件基礎(chǔ)，并在通用操作系統(tǒng)上運(yùn)行相關(guān)軟件，所以功能較為靈活，但由于性能較低已無法適應(yīng)日益增長的網(wǎng)絡(luò)數(shù)據(jù)處理要求。2）基于ASIC（Application Specific Integrated Circuit，專用集成電路）的網(wǎng)絡(luò)設(shè)備。到了九十年代中期，基于GPP核心的網(wǎng)絡(luò)設(shè)備的處理能力逐漸成為網(wǎng)絡(luò)發(fā)展的瓶頸。而針對網(wǎng)絡(luò)協(xié)議進(jìn)行硬件優(yōu)化設(shè)計(jì)的基于ASIC的網(wǎng)絡(luò)設(shè)備取得很大的發(fā)展。通常ASIC網(wǎng)絡(luò)設(shè)備需要結(jié)合RISC處理器來獲取高性能。3）基于NP的網(wǎng)絡(luò)設(shè)備。隨著因特網(wǎng)發(fā)展到繁榮時期，高帶寬和服務(wù)多樣化對網(wǎng)絡(luò)設(shè)備提出了更高的要求。基于ASIC的網(wǎng)絡(luò)設(shè)備的固有缺點(diǎn)是缺乏可編程性，且開發(fā)周期較長成本較大，因此限制了其進(jìn)一步發(fā)展。而網(wǎng)絡(luò)處理器由于具有高性能、高度靈活性和高性價比以及上市時間短等優(yōu)點(diǎn)，成為了當(dāng)今以及未來的主流發(fā)展方向 。國外方面，從上世紀(jì)九十年代末，許多大學(xué)和研究機(jī)構(gòu)對NP的體系結(jié)構(gòu)以及NP性能評價進(jìn)行了研究。Intel公司是最早投入大量資金和人才進(jìn)行NP研發(fā)的公司之一，并且在全世界投資了近百所大學(xué)進(jìn)行NP及其相關(guān)應(yīng)用的研究。2001年成立了網(wǎng)絡(luò)處理器論壇(NPF)，致力于推動網(wǎng)絡(luò)處理器標(biāo)準(zhǔn)的兼容和發(fā)展。目前市場份額較大的網(wǎng)絡(luò)處理器開發(fā)商有 AMCC、IBM、Intel 、Broad等，推出的典型產(chǎn)品有Marvell(Intel)公司的IXP24xx系列網(wǎng)絡(luò)處理器、Hifn(IBM)的NP3G4S網(wǎng)絡(luò)處理器和Cisco公司的ToasterZ網(wǎng)絡(luò)處理器等。2012年博通公司推出了業(yè)界首款100Gbps的全雙工網(wǎng)絡(luò)處理器BCM88030系列芯片，可為網(wǎng)絡(luò)廠商提供100GbE交換和路由平臺的核心硬件，是目前吞吐量最高的商用網(wǎng)絡(luò)處理器芯片。國內(nèi)方面，我國在網(wǎng)絡(luò)處理器芯片研究和開發(fā)方面跟國外研究發(fā)展有較大的差距。值得一提的是，華為公司作為中國和全球領(lǐng)先的通信設(shè)備廠商，最早將網(wǎng)絡(luò)處理器應(yīng)用于商用領(lǐng)域。2000年華為就率先在推出的NE40系列和NE80系列核心路由器產(chǎn)品上使用網(wǎng)絡(luò)處理器，并取得不錯的市場份額。另外，2005年清華大學(xué)歷經(jīng)5年研發(fā)出的清華天行網(wǎng)絡(luò)處理器芯片原型在整體技術(shù)上達(dá)到了國際先進(jìn)水平，其中基于硬件鏈表的聚合流保序與流量分發(fā)技術(shù)、集成化硬件查找協(xié)處理器和內(nèi)置業(yè)務(wù)量管理引擎中的快速通道技術(shù)具有創(chuàng)新性，這不僅縮小了與國外的差距，而且對建設(shè)我國自主可控的網(wǎng)絡(luò)信息安全系統(tǒng)具有重要意義。 論文的研究內(nèi)容和結(jié)構(gòu)安排本文的主要研究工作都是圍繞一款自主研發(fā)的萬兆網(wǎng)絡(luò)處理器P1600中微引擎的設(shè)計(jì)和驗(yàn)證展開的。本文的主要工作和后面各章節(jié)的內(nèi)容安排如下：第一章，首先對網(wǎng)絡(luò)處理器課題的研究背景和意義進(jìn)行了闡述，交代了網(wǎng)絡(luò)處理器及微引擎的概念。然后分析了國內(nèi)外的研究和發(fā)展現(xiàn)狀，并簡單介紹了本文的研究內(nèi)容和論文的主要章節(jié)安排。第二章，分析了網(wǎng)絡(luò)處理器微引擎的拓?fù)浣M織結(jié)構(gòu)，并重點(diǎn)分析了P1600網(wǎng)絡(luò)處理器課題的四類微引擎。然后對微引擎的設(shè)計(jì)技術(shù)：處理單元架構(gòu)、指令集架構(gòu)、并行技術(shù)等進(jìn)行了研究。第三章，對P1600網(wǎng)絡(luò)處理器轉(zhuǎn)發(fā)微引擎進(jìn)行的詳細(xì)的設(shè)計(jì)，包括專用指令集設(shè)計(jì)，微引擎結(jié)構(gòu)設(shè)計(jì)以及四級流水線的詳細(xì)設(shè)計(jì)，最后對設(shè)計(jì)進(jìn)行了實(shí)現(xiàn)。第四章，針對第三章設(shè)計(jì)的微引擎，設(shè)計(jì)了UVM驗(yàn)證平臺進(jìn)行了驗(yàn)證和分析。然后從FPGA硬件開銷、ASIC硬件開銷以及實(shí)際應(yīng)用性能三方面對微引擎的性能進(jìn)行了評估。第五章，對本文的研究工作進(jìn)行了總結(jié)，并展望了未來工作。網(wǎng)絡(luò)處理器微引擎研究第1章 網(wǎng)絡(luò)處理器微引擎研究第2章 網(wǎng)絡(luò)處理器及微引擎分析網(wǎng)絡(luò)處理器中通常集成了多個微引擎處理單元，它們不是硬件資源的簡單堆疊，而必須按照一定邏輯結(jié)構(gòu)組織才能獲得高性能。，其拓?fù)浣Y(jié)構(gòu)可以分成如下三種：1） 串行流水處理模式。這種模式將處理任務(wù)劃分為流水段，并和微引擎單元進(jìn)行一一映射，其中的每一級處理單元只負(fù)責(zé)部分處理任務(wù)。其優(yōu)點(diǎn)是可簡化處理單元并針對特殊的網(wǎng)絡(luò)處理需求進(jìn)行定制，同時化解了共享資源的訪問沖突問題。缺點(diǎn)是必須注意流水線間的負(fù)載均衡。2） 并行多處理模式。該模式下每個處理單元完全同構(gòu)，能獨(dú)立完成全部網(wǎng)絡(luò)數(shù)據(jù)包處理任務(wù)。缺點(diǎn)是處理單元之間關(guān)鍵資源的競爭（如指令存貯、共享總線等）。其優(yōu)點(diǎn)是擴(kuò)展性較好，增加新的處理資源容易；編程較為簡易，因?yàn)殚_發(fā)人員只需面對一個處理單元，無需進(jìn)行任務(wù)劃分。3） 混合模式?；谝陨蟽煞N模式優(yōu)缺點(diǎn)，提出的混合模式在串行模式的硬件有效性和并行模式的編程有效性之間進(jìn)行折衷，但是關(guān)于具體采用多少條流水線以及每條流水線使用多少個處理單元較好仍然沒有明確的解決。 微引擎單元組織結(jié)構(gòu)圖本課題中P1600網(wǎng)絡(luò)處理器芯片中的微引擎采用流水處理模式，組整合多個高速處理器，每個都被優(yōu)化執(zhí)行一個特殊的任務(wù)。4種類型的微引擎——Parse、Search、Resolve和Modify——被用于執(zhí)行數(shù)據(jù)包處理的主要任務(wù)，即分類、轉(zhuǎn)發(fā)和修改?？删幊痰奈⒁婧瓦@些任務(wù)一一對應(yīng)，相當(dāng)快速地執(zhí)行各自的任務(wù)。每個微引擎處理器的類型采用一種獨(dú)特的體系結(jié)構(gòu)，帶一個定制的、特殊功能的數(shù)據(jù)通路和指令集。這減少了復(fù)雜數(shù)據(jù)包操作需要的時鐘周期數(shù)目，提供相當(dāng)快速的數(shù)據(jù)包處理。微引擎性能受益于類超標(biāo)量結(jié)構(gòu)，微引擎的多個核在每個流水段并行運(yùn)行。 系統(tǒng)結(jié)構(gòu)框圖12 P1600網(wǎng)絡(luò)處理器介紹網(wǎng)絡(luò)處理器芯片主要特性包括：1） 單芯片、可編程、20Gbps吞吐量網(wǎng)絡(luò)處理器；2） Line card、service card和pizza box應(yīng)用；3） 處理靈活，帶可編程的數(shù)據(jù)包分析、分類、修改和轉(zhuǎn)發(fā)；4） Ingress流量管理和egress流量管理，帶等級化調(diào)度(流量管理)；5） 嵌入式搜索引擎，減少外部搜索協(xié)處理器的需要；6） 2個10Gbps以太網(wǎng)端口分別連接Link和Fabric，帶集成的MAC。網(wǎng)絡(luò)處理器芯片使用一個簡單的單鏡像編程模型，沒有并行編程或多線程。為數(shù)據(jù)包分配微引擎，在微引擎之間傳遞消息，還有維護(hù)幀的順序，這些對編程者完全透明且用硬件實(shí)現(xiàn)。大容量的代碼存儲器可用于支持多個復(fù)雜的應(yīng)用，同時為增加新性能提供擴(kuò)展空間。，功能模塊主要分為3個部分：1） 深色部分為接口和內(nèi)存管理模塊，負(fù)責(zé)數(shù)據(jù)包的XGMII接口、幀存儲和描述符管理、PCIE的CPU接口和統(tǒng)計(jì)計(jì)數(shù)模塊；2） 中間淺色斜紋部分為Parse、Resolve和Modify內(nèi)核，依據(jù)幀描述符信息進(jìn)行數(shù)據(jù)包的解析、決策和修改；3） 其余淺色部分為搜索內(nèi)核，該部分依據(jù)關(guān)鍵字實(shí)現(xiàn)表的硬件搜索，管理內(nèi)部的搜索存儲器和外部的搜索存儲器。 P1600網(wǎng)絡(luò)處理器結(jié)構(gòu)框圖微引擎構(gòu)成的功能流水線以一種類超標(biāo)量結(jié)構(gòu)運(yùn)行，能把數(shù)據(jù)包的消息和指針從一個處理階段傳到下一個階段。每個微引擎執(zhí)行特定的任務(wù)，把它的結(jié)果（如messages、keys、headers和pointers）傳到下一個微引擎階段，用于后續(xù)處理。在相同流水段的多個微引擎能完成多個數(shù)據(jù)包并行處理。所有相同類型的微引擎執(zhí)行相同的代碼，但為了性能最大化，每個微引擎有自己的程序存儲，和其他微引擎獨(dú)立運(yùn)行。微引擎處理器采用共享的資源，而沒有連到一個物理端口。一個集成的硬件調(diào)度器在每個流水段自動調(diào)度下一個可用的微引擎給下一個要處理的數(shù)據(jù)包。數(shù)據(jù)包的順序由每個端口自動維護(hù)。 解析微引擎解析(Parse)微引擎完成數(shù)據(jù)包的解析和分類，識別并提取各種數(shù)據(jù)包的頭、標(biāo)簽、各種域和關(guān)鍵字，能分析任何深度和任何格式、封裝方法、專有標(biāo)簽等的數(shù)據(jù)包。將該部分解析的內(nèi)容以消息（massages）的方式發(fā)送給Resolve和以關(guān)鍵字（keys）的方式寫入HREG供Searehl查表使用，每次最多可以發(fā)送16條消息/關(guān)鍵字，Parse也可以實(shí)現(xiàn)簡單的查表和統(tǒng)計(jì)功能。解析微引擎采用72位專用指令集，最多能支持6K行微碼指令，: 解析微引擎組織結(jié)構(gòu) 搜索微引擎搜索(Search)微引擎（包括Search1和Search2）完成數(shù)據(jù)包的查找和分類，使用被分析域的組合，如關(guān)鍵字（ke