本科學(xué)生畢業(yè)論文fpga卷積碼的原理與測(cè)試(已修改)
2025-07-04 15:46 本頁(yè)面
【正文】 本科學(xué)生畢業(yè)論文論文題目：基于FPGA卷積碼的原理與測(cè)試學(xué) 院：電子工程學(xué)院年 級(jí)：2009級(jí)專 業(yè)：通信工程姓 名：周荃學(xué) 號(hào)：20095455指導(dǎo)教師：劉勇 2011年6月27日摘要為了解決傳統(tǒng)的維特比譯碼器結(jié)構(gòu)復(fù)雜、譯碼速度慢、消耗資源大的問(wèn)題，提出一種新型的適用于FPGA特點(diǎn)，路徑存儲(chǔ)與譯碼輸出并行工作，同步存儲(chǔ)路徑矢量和狀態(tài)矢量的譯碼器設(shè)計(jì)方案。并提出了采用FPGA實(shí)現(xiàn)卷積碼解碼的Viterbi算法實(shí)時(shí)實(shí)現(xiàn)，給出了硬件實(shí)現(xiàn)的邏輯框圖。，譯碼結(jié)果正確，得到編碼前的原始碼元，速度顯著提高，譯碼器復(fù)雜程度明顯降低。并在實(shí)際的軟件無(wú)線電通信系統(tǒng)中信道編解碼部分得到應(yīng)用，性能優(yōu)良。關(guān)鍵詞WCDMA；卷積碼；Viterbi算法；FPGAAbstract In order to solve the traditional victor than decoder structure is plex, decoding speed slow, consume resources big problems, this paper puts forward a new kind of applicable to the FPGA characteristics, storage and output parallel path decoding work, synchronous storage path vector and state vector decoder design scheme. The design scheme in through simulation test, decoding of I, get the right before encoding source of yuan, speed, significantly raise, decoder plexity significantly. And in the actual software radio munication system channel decoding parts and get application, excellent performance.Key wordsWCDMA 。Convolutional Code 。Viterbi algorithm。FPGA目錄摘要 IAbstract II前言 1一、 卷積碼的定義 2二、 卷積碼的描述方法 3（一） 圖解表示和解析表示 3（二） 其它表式 3三、 FPGA芯片介紹 4四、FPGA卷積碼的編譯碼原理 5（一）編碼原理 5（二）FPGA卷積碼的譯碼原理 61. veterbi算法 62. 譯碼原理 6五、 譯碼器的設(shè)計(jì)與實(shí)現(xiàn) 9（一）譯碼器的設(shè)計(jì) 9（二）實(shí)現(xiàn)的性能模擬結(jié)果 10（三）設(shè)計(jì)中改進(jìn)和優(yōu)先算法 11結(jié)論 12參考文獻(xiàn) 13前言近年來(lái)，隨著大規(guī)模集成電路的發(fā)展，電路實(shí)現(xiàn)技術(shù)水平獲得較大程度的提高，卷積碼在眾多通信系統(tǒng)和計(jì)算機(jī)系統(tǒng)中得到了越來(lái)越廣泛的應(yīng)用。在數(shù)據(jù)通信中，它的出現(xiàn)，使得數(shù)據(jù)調(diào)制解調(diào)器的傳輸速率和性能都產(chǎn)生了較大飛躍。研究和應(yīng)用都已說(shuō)明，在差錯(cuò)控制系統(tǒng)中卷積碼是一種極具吸引力、頗有前途的差錯(cuò)控制編碼。卷積碼又稱連環(huán)碼，首先是由伊利亞斯（）于1955年提出來(lái)的。它與前面討論的分組碼不同，是一種非分組碼。在同等碼率和相似的糾錯(cuò)能力下，卷積碼的實(shí)現(xiàn)往往要比分組碼簡(jiǎn)單。由于在以計(jì)算機(jī)為中心的數(shù)據(jù)通信中，數(shù)據(jù)通常是以分組的形
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1