數(shù)字電路邏輯設(shè)計(jì)課后答案(已修改)
2025-07-01 23:32 本頁面
【正文】 《數(shù)字電路與邏輯設(shè)計(jì)》習(xí)題答案一、填空1． （51．625）10 = （ ）2 = （ ）162． （）2 =（ ）163．（1997）10= （0100 1100 1100 1010）余3BCD= （0001 1001 1001 0111）8421BCD4．（0110 1001 1000）8421BCD= （ 689）10 （0110 1001 1000）余3BCD = （ 365）105．（）16= （1011 1111. 0101）26．16；67．4位8．除2取余法，乘2取余法9．12 3 ＋02 2 ＋12 1 ＋12 0 ＋02－1 ＋12－2 10．2 i ，N i 11．奇校驗(yàn)碼12．1，113．與、或、非14．邏輯式、真值表、邏輯圖15．輸出值“1”的對(duì)應(yīng)最小項(xiàng)相加16．三進(jìn)制及三進(jìn)制以上進(jìn)制的算術(shù)加，二進(jìn)制算術(shù)加，邏輯加，模2加17．2 n 18．相鄰碼組之間只有一位不同19．n個(gè)相領(lǐng)項(xiàng)20．開通，延遲，上升，t ON ＝t d ＋t r 21．關(guān)閉，存儲(chǔ)，下降，t OFF ＝t s ＋t f 22．從負(fù)載流（灌）入反相器（或與非門），低23．從反相器（或與非門）流（拉）到負(fù)載，高24．與非門允許多大的噪聲電壓疊加到輸入信號(hào)的高、低電平上，而不致破壞其正常邏輯狀態(tài)，抗干擾能力越強(qiáng)25．最多可以帶動(dòng)10個(gè)同類型門電路。26．t PHL ，t PLH ，（t PHL ＋t PLH）/227．短接，短接F 1 ?F 2 ，線與28．“0”，“1”，“高阻”29．PMOS，NMOS，CMOS反相器，PMOS，NMOS，CMOS傳輸門30．V D ＋，－，極小，激增31．?dāng)?shù)字，模擬32．電路功耗低、抗干擾能力強(qiáng)、集成度高等33．VNL= ViL(max) － VoL(max)34．電路任一時(shí)刻的輸出僅取決于該時(shí)刻的輸入狀態(tài)，而與電路前一時(shí)刻的狀態(tài)無關(guān)35．只包含門電路（無存儲(chǔ)元件）≥136．37．確定它的邏輯功能，并加以改進(jìn)38．兩數(shù)的本位加，不帶低位的進(jìn)位加，帶進(jìn)位加39．16個(gè)，低電平“0”，高電平“1”40．它們都有兩個(gè)穩(wěn)態(tài)，可以觸發(fā)翻轉(zhuǎn)，故具有記憶能力41．特性表、特性方程、波形圖42．D、T39。、T、RS、JK43．可以用CP控制其翻轉(zhuǎn)時(shí)刻，同步觸發(fā)器、主從觸發(fā)器、邊沿觸發(fā)器，電平觸發(fā)、主從觸發(fā)、邊沿觸發(fā)44．主從、邊沿觸發(fā)器可以克服空翻，而同步觸發(fā)器不能克服空翻45．兩門之間因交叉耦合而產(chǎn)生的自鎖作用46．RS＝0，R、S不能同時(shí)為“1”47．0，148．可控制的計(jì)數(shù)，計(jì)數(shù)翻轉(zhuǎn)，保持原狀態(tài)49．下降，上升，150．邊沿觸發(fā)方式51．同步時(shí)序電路，異步時(shí)序電路52．觸發(fā)器53．統(tǒng)計(jì)計(jì)數(shù)脈沖個(gè)數(shù)54．Q i－1 Q i－2‥‥‥Q 1 Q 0 ，Q n－1 Q n－2 ‥‥‥Q 1 Q 0 55．暫存，平移56．串/并轉(zhuǎn)換57．16μS58．波形變
數(shù)學(xué)相關(guān)推薦
鄂ICP備17016276號(hào)-1